[問題] non-overlapping電路

看板Electronics作者 (緊嵐56)時間9年前 (2016/05/01 15:34), 編輯推噓5(5推 0噓 5→)
留言10則, 5人參與, 最新討論串1/1
各位前輩大家好 我最近剛做專題是關於switch-cap的電路 裡面用到一些switch-cap取代電阻 我有點疑問就是，為什麼不直接接clk跟clkbar 就是一組non-overlap的時脈了 還要這麼麻煩去用一個non-overlapping clock的產生源 我知道這個問題很愚蠢 但是真的想不通~"~ 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.251.203.252 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1462088048.A.9B2.html
推
05/01 16:23, , 1F
non-overlap是指不能同時為high吧
05/01 16:23, 1F
→
05/01 16:26, , 2F
而且clk_ bar是用clk加一些電路產生的吧
05/01 16:26, 2F
推
05/01 16:33, , 3F
這樣有clock skew就死定了吧
05/01 16:33, 3F
推
05/01 16:39, , 4F
clkbar是clk的延遲, 一定會發生兩個都為high的時候
05/01 16:39, 4F
→
05/01 16:39, , 5F
SC電路遇到這種情況就會發生電荷沒辦法如預期的流動
05/01 16:39, 5F
→
05/01 16:40, , 6F
non-overlap clock就是為了避免clk與clkbar同時為high的
05/01 16:40, 6F
→
05/01 16:41, , 7F
情況發生, 跟設計SC電路的OP比起來, non-overlap clk很
05/01 16:41, 7F
→
05/01 16:42, , 8F
簡單啦~ 邏輯閘兜一兜 corner有過就好
05/01 16:42, 8F
推
05/01 23:04, , 9F
因為比較不會出錯 不然你光畫線就要死人 更別提PV
05/01 23:04, 9F
推
05/06 11:35, , 10F
模擬沒差 但晶片出來會很抖
05/06 11:35, 10F
‣ 更多 ChingLan5566 的文章
文章代碼(AID): #1N9R5mco (Electronics)