[問題] 數位放大器verilog問題
想請教各位大大
小弟目前在做純數位頻率相關的研究
遇到一個問題，就是我設計的架構中有一個bug
就是需要較大的Vpp才會work，所以有些頻率產生器可以使用但有些卻不行!
目前是想在用一個放大器將輸入頻率的振幅加大
但是以verilog撰寫的純數位放大器，有人可以提供程式或想法嗎?
還是有沒有其他方法可以改善的~
有人說用濾波器...但是我的問題不再於信號不乾淨啊!!
濾波器可行嗎?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 163.18.104.56
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1452058076.A.0B6.html
推
01/06 16:24, , 1F
01/06 16:24, 1F
→
01/06 18:07, , 2F
01/06 18:07, 2F
→
01/16 02:52, , 3F
01/16 02:52, 3F