[問題] verilog define

看板Electronics作者 (我看見的世界)時間10年前 (2015/10/04 06:59), 10年前編輯推噓2(3推 1噓 3→)
留言7則, 5人參與, 最新討論串1/1
Hi 請問有人用過 define 去給不同的 hierarchy 嗎 因為我用了 verdi 一直會有 error 不知道怎麼解 example: `define DUT "ptt" assign `DUT.ee = 1'b0; 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.167.216.44 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1443913171.A.516.html
推
10/04 09:17, , 1F
`define DUT "ptt"
10/04 09:17, 1F
→
10/04 09:18, , 2F
error看不懂，建議先加強英文..
10/04 09:18, 2F
→
10/04 10:16, , 3F
在嗆別人之前 請先給對的答案 還是有 error 你確定你
10/04 10:16, 3F
→
10/04 10:16, , 4F
定你會在來說嘴
10/04 10:16, 4F
t 我解了 原來不需要 " " k 希望這小答案 能夠幫到大家 h a n i s a s s h o l e ※ 編輯: letitgo02 (36.228.123.121), 10/04/2015 10:17:20 ※ 編輯: letitgo02 (36.228.123.121), 10/04/2015 10:21:47
推
10/04 11:05, , 5F
XD
10/04 11:05, 5F
推
10/05 17:45, , 6F
大家都好嗆...現在這是那招
10/05 17:45, 6F
噓
10/08 00:07, , 7F
我笑了...
10/08 00:07, 7F
‣ 更多 letitgo02 的文章
文章代碼(AID): #1M45tJKM (Electronics)