[問題] combinational signal 一定會有Glitch嗎?

看板Electronics作者 (Zmud)時間10年前 (2015/08/30 23:34), 編輯推噓7(7推 0噓 4→)
留言11則, 5人參與, 最新討論串1/1
最近遇到一個問題就是combinational signal, 我的認知是會有機會有可能發生 Glitch,但又解釋不出來. 另一個人覺得combinational circuit'source 都是register out, 穩定的signal 做 combination,應該不會有Glitch,好像有理? 請問有經驗的大大們,會有Glitch 嗎? 該怎麼舉例解釋呢? 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.171.16.220 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1440948858.A.8A5.html
推
08/30 23:49, , 1F
Simulate Glitch and Delay in Combinational Circuits
08/30 23:49, 1F
→
08/30 23:53, , 2F
http://goo.gl/cHHnax 寫個datapath跑模擬,抓節點看一看
08/30 23:53, 2F
推
08/31 00:05, , 3F
http://goo.gl/NrXF3v 第15頁起,蠻清楚詳細的了
08/31 00:05, 3F
推
08/31 00:23, , 4F
08/31 00:23, 4F
→
08/31 00:24, , 5F
先ZZZ 88
08/31 00:24, 5F
推
08/31 05:46, , 6F
data path不一樣長就會有glitch
08/31 05:46, 6F
→
08/31 05:47, , 7F
就算reg出來，還是會展開一堆data path
08/31 05:47, 7F
推
08/31 10:04, , 8F
Ans: Yes
08/31 10:04, 8F
推
08/31 12:17, , 9F
物理上不可能有真正同時這種事情，只能用setup time跟hold
08/31 12:17, 9F
→
08/31 12:17, , 10F
ing time去避免。
08/31 12:17, 10F
推
08/31 19:19, , 11F
一定有 然後怎麼解就是面試問題了
08/31 19:19, 11F
‣ 更多 zmudd 的文章
文章代碼(AID): #1Luo9wYb (Electronics)