[問題] 請問寫verilog的軟體

看板Electronics作者 (夏夜晚風)時間8年前 (2015/07/28 00:13), 編輯推噓5(5推 0噓 4→)
留言9則, 8人參與, 最新討論串1/1
想請教有在寫verilog的各位大大 都是用哪一個軟體寫呢? 如果在Xilinx的ISE裡面的話 他可以自動產生這個module的外層port 但是他的編輯器又不太好用 所以想請問各位 都是用哪種編輯器來設計電路? 感謝! ^^ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.225.44.84 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1438013602.A.CC5.html
→
07/28 10:31, , 1F
notepad++
07/28 10:31, 1F
推
07/28 13:34, , 2F
verdi & vi
07/28 13:34, 2F
→
07/28 15:25, , 3F
請問一下 用notepad++ 有辦法自動產生每個模組的外殼嗎?
07/28 15:25, 3F
→
07/28 17:56, , 4F
notepad++就只是個像是記事本的軟體而已，外殼要自己寫
07/28 17:56, 4F
推
07/28 20:33, , 5F
sublime
07/28 20:33, 5F
推
07/28 21:48, , 6F
gvim
07/28 21:48, 6F
推
07/29 17:40, , 7F
載過Robei, 看起來蠻有趣的www 但沒實際拿來用過
07/29 17:40, 7F
推
07/31 07:41, , 8F
就一般編輯器... 產生外殼有跟沒有一樣 自己動手寫吧
07/31 07:41, 8F
→
08/02 00:49, , 9F
了解! 所以如果外殼有幾百個signal也要自己來?!
08/02 00:49, 9F
‣ 更多 CCMAKE 的文章
文章代碼(AID): #1LjbYYp5 (Electronics)