[問題] 關於OP的設計
各位前輩好，碰到了一個問題卡了很久
小弟目前在做offset canceling，使用CHOPPER的架構去做
在還沒使用CHOPER時，有先在OP的input bias加上了10mV的DC offset，
看看是不是每個電晶體都操作在飽和。
問題來了，我OP加上10mV的offset後，會有許多電晶體沒有在飽和區
我用的OP架構是Folded cascode，且有加上一個理想OP作為CMFB用，
之前運氣好有用出一顆OP是可以加入30mV的offset，電晶體都還有全部在飽和區
，但是那個架構是Two-stage的架構，現在是因為換了製程所以要重新設計，
想請問一下在設計上我有哪些地方沒注意到?
我輸出端cascode部分的電晶體，Vov都為0.3V，所以我BIAS的設計就是
以Vov=0.3V來設計的，電流為260uA，增益為88db，VDD=5V，附載10pF
VCM在2.5V 用的是0.5um製成。
另外想請問一下，因為我有去掃他的ICMR，範圍落在(0.2V~4V)都有88db的數值
，所以他的ICMR應該就是3.8V，這樣講應該對吧?
若ICMR=3.8V，不是代表他的輸入的可變動量應該滿大的，為什麼會加入10mV
就掛掉呢?
還有請問CMFB要怎麼設計才適當呢?
找了滿多資料都沒有講設計方面的部分
目前只知道電流要大點好而已，
我有想過是不是因為CMFB設計得不好，
所以電流拉不回來，導致電晶體進入linear?
謝謝!!!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 134.208.0.211
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1436689471.A.829.html
推
07/12 17:22, , 1F
07/12 17:22, 1F
→
07/12 17:23, , 2F
07/12 17:23, 2F
→
07/12 18:02, , 3F
07/12 18:02, 3F
→
07/12 18:02, , 4F
07/12 18:02, 4F
推
07/12 18:06, , 5F
07/12 18:06, 5F
※ 編輯: burt800602 (134.208.61.232), 07/12/2015 20:13:36
→
07/13 00:00, , 6F
07/13 00:00, 6F
推
07/13 01:11, , 7F
07/13 01:11, 7F
→
07/13 01:11, , 8F
07/13 01:11, 8F
推
07/13 03:59, , 9F
07/13 03:59, 9F
→
07/13 21:56, , 10F
07/13 21:56, 10F
※ 編輯: burt800602 (134.208.61.232), 07/13/2015 22:00:24
→
07/13 22:02, , 11F
07/13 22:02, 11F
→
07/13 22:07, , 12F
07/13 22:07, 12F
→
07/13 22:08, , 13F
07/13 22:08, 13F
→
07/13 22:10, , 14F
07/13 22:10, 14F
推
07/13 22:29, , 15F
07/13 22:29, 15F
討論串 (同標題文章)