[問題] 製作投幣機

看板Electronics作者 (sss22213)時間10年前 (2015/06/10 10:46), 編輯推噓2(203)
留言5則, 3人參與, 最新討論串1/1
初學Verilog 想利用moore 試著製作投幣機 但是 卻一直失敗 編譯器:iverilog code: http://chopapp.com/#vxurkqyz 使用gtkwave看過波形 狀態進入S0後 就不會跳了 不知道是甚麼原因?? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 175.181.39.154 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1433904389.A.6FA.html

06/10 15:45, , 1F
幾個建議 testing分開寫 clk不一定寫 state最好要
06/10 15:45, 1F

06/10 15:45, , 2F
有default cs不一定要輸出
06/10 15:45, 2F

06/11 00:47, , 3F
在rst=0後因為D1還沒給值, CLK的觸發會使得Cs=unknown
06/11 00:47, 3F

06/11 20:04, , 4F
感謝AnRedR大大 我弄出來了~~
06/11 20:04, 4F

06/12 00:41, , 5F
@"@ 所以說才要寫 default啊 XD
06/12 00:41, 5F
文章代碼(AID): #1LTwK5Rw (Electronics)