Re: [問題] PLL 的VCO鎖定波型請益
各位前輩好,小弟上次發此篇文的問題已解決
原因如obov大所說,charge pump的開關會漏電以及頻寬太大
經過修改後已經可以鎖的很漂亮如下圖
http://ppt.cc/FgLC
但現在又遇到另一問題,
會出現的原因是我在電路中加入了一 Lock Detector,
此電路是2顆由JK-FF組成的 5bit counter,
分別為ref clk以及由除頻器回來的clk作計數,
只要ref counter 一溢位則馬上兩個counter輸出做比較, 相同則鎖定
這顆Lock Detector自己獨立模擬是沒有問題的,
但把它加入整個PLL電路後, VCO的控制電壓波型變成了下圖所示
http://ppt.cc/cmh1
小弟想請教版上先進們,有可能是哪邊出了問題,
煩請指點小弟一下, 非常感謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 175.182.24.128
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1422372188.A.E6C.html
推
01/28 12:51, , 1F
01/28 12:51, 1F
→
01/28 13:56, , 2F
01/28 13:56, 2F
→
01/28 13:57, , 3F
01/28 13:57, 3F
→
01/28 20:20, , 4F
01/28 20:20, 4F
→
01/28 20:23, , 5F
01/28 20:23, 5F
→
01/28 20:48, , 6F
01/28 20:48, 6F
→
01/29 14:16, , 7F
01/29 14:16, 7F
→
01/29 14:16, , 8F
01/29 14:16, 8F
→
01/29 17:25, , 9F
01/29 17:25, 9F
→
01/29 17:28, , 10F
01/29 17:28, 10F
→
01/29 23:46, , 11F
01/29 23:46, 11F
討論串 (同標題文章)
完整討論串 (本文為第 2 之 2 篇):