[問題] 如何計算邏輯閘的耗電流

看板Electronics作者 (粉絲?!)時間10年前 (2014/03/12 10:04), 編輯推噓3(3推 0噓 8→)
留言11則, 4人參與, 最新討論串1/1
請教諸位先進： 計算邏輯閘的耗電流，是不是 quiescent current + input pin 數 * input leakage current + output 推動負載的耗電流？ 因為 IC 開出的 absolute maximum limit 裡， Icc 都不小，應該是都大過正常工作電流許多， 怎麼去評估 IC 的耗電流呢？ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 59.124.118.2
→
03/12 11:31, , 1F
output 電流應該不算在耗電流，量Gnd current就好
03/12 11:31, 1F
推
03/12 12:31, , 2F
你就直接算從邏輯閘Vdd流出與流入Gnd的電流就好啦...
03/12 12:31, 2F
→
03/12 12:31, , 3F
我這邊在跑模擬都是這樣算的。
03/12 12:31, 3F
→
03/12 12:32, , 4F
基本上這兩個值是要相等的。另外，我們都是取RMS值,AVG比較少
03/12 12:32, 4F
→
03/12 12:35, , 5F
直接量測我知道量 VDD 到 GND 的電流，我是想知道怎麼算
03/12 12:35, 5F
→
03/12 12:36, , 6F
因為用的閘如果多，一種種量也麻煩，也沒模擬軟體
03/12 12:36, 6F
→
03/12 12:36, , 7F
所以想知道有沒有方法可以計算，讓我預估一下
03/12 12:36, 7F
推
03/12 15:51, , 8F
手算的話，就算計Ids。IC的datasheet裡頭的Icc是算從power出
03/12 15:51, 8F
→
03/12 15:52, , 9F
來的，會比你估計的差異很大。
03/12 15:52, 9F
推
03/12 21:18, , 10F
vdd>gnd這樣算的
03/12 21:18, 10F
→
03/12 21:19, , 11F
快速手算的話就是電阻模型去算 相當不準XD
03/12 21:19, 11F
‣ 更多 wenyonba 的文章
文章代碼(AID): #1J7y2zWk (Electronics)