[問題] Transmission gate 電阻量測
先附上我的 spice file
MMUXN OUT EN IN VSS hvnch L=1U W=40U M=2
MMUXP IN ENB OUT VD5 hvpch L=0.9U W=40U M=2
VOUT OUT VSS VDG
I1 IN VD5 100u
.print PAR('abs((V(IN)-V(OUT))/I(I1))')-------------第一個算法
.print |(Mrp) |(Mrn) rp=par('1/lx8(MMUXP)')rn=par('1/lx8(MMUXN)')
+req=par('1/(lx8(MMUXP)+lx8(MMUXN))')---------------第二個算法
量測 transmission gate 電阻的方法是：
1. 固定 Vout，VG 接到 VD5 或 VSS 以打開TG，從 VD5 接一理想電流源至 Vin。
2. 因為訊號的 DC 位準都在 VD5/2，而我要看的是傳輸閘電阻值隨 VD5 的變化。
3. 變動 Vout 來看電阻的變化 (掃出 Razavi 等課本上介紹 TG 的那個電阻圖)。
4. 只要看 Vout = VD5/2 對應到的電阻值，就是所要的電阻值。
第一個算法是直接用 R = V/I 的觀念，量測 TG 兩端的電壓降，除以電流源上流過的電
流(因為只有這個對地路徑)
第二個算法是分別量測 TG 內部 NMOS 和 PMOS 的 gds ，利用 1/(gds,p + gds,n) 這個
等式來算出電阻。
附圖有兩個圖：
http://i.imgur.com/j3jR8qA.jpg
上圖是 VD5 = 5V，要看 Vout = 2.5V 的電阻值分布圖。
下圖是 VD5 = 1.8V，要看 Vout = 0.9V 的電阻值分布圖。
幾個問題：
1. 我這個量測的 model 哪邊有問題嗎 ?
2. 由圖中可以看出 VD5 = 5V，Vout = 2.5V 的 case ，兩種電阻值計算方法算出來的結
果，基本上可以算是相符合。
但是在 VD5 = 1.8V，Vout = 0.9V 的 case 中，兩種算法算出來的電阻值卻有極大的
差異，其中以
1/(gds,p+gds,n) 的算法算出來的值幾乎是 R = V/I 方法的兩倍。
請問為什麼會造成這樣的結果 ? 該以哪一種為準 ? 又或者有更好的方法 ?
3. 1/gds = rds，這個關係在計算小訊號電阻成立，那麼在大訊號是否也同樣成立?
若不成立，原因為何 ?
謝謝！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 211.22.107.55
※ 編輯: ceaserman 來自: 211.22.107.55 (01/24 11:24)
推
01/24 13:10, , 1F
01/24 13:10, 1F
→
01/24 14:39, , 2F
01/24 14:39, 2F
推
01/28 02:10, , 3F
01/28 02:10, 3F