[問題] pass transistor的壓降解決方法有哪些

看板Electronics作者 (令狐瑜)時間12年前 (2014/01/17 23:47), 編輯推噓6(6推 0噓 15→)
留言21則, 8人參與, 最新討論串1/1
最近因為課程專題所以嘗試設計小一點的full adder 上網查過很多用很少電晶體的full adder 發現非常多地方都是靠單顆pass transistor傳訊號 這樣一定會產生壓降 可是我要做的電路還有包括很多adder串接的部分 所以基本上這壓降是不允許的 我目前只有想到兩種解決方法 一 是把一顆pass transistor改成pMOS和nMOS組成的complement transistors 二 是在電路適當的地方加上buffer 想請問還有別的改善方法嗎?? 這兩種方法我改一改都會把本來10T的改到差不多20T 希望可以想辦法更進步 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 36.226.226.167
→
01/18 01:02, , 1F
10T是什麼阿？？
01/18 01:02, 1F
推
01/18 02:38, , 2F
指令週期?
01/18 02:38, 2F
推
01/18 03:03, , 3F
只是simulation專題的話看看model有沒有提供0/-Vt MOS
01/18 03:03, 3F
推
01/18 09:07, , 4F
靠杯 降下去 你就用個inv +p升回來就好了啊
01/18 09:07, 4F
→
01/18 09:08, , 5F
TG的話用最小size就好了啊
01/18 09:08, 5F
→
01/18 09:08, , 6F
會降壓的原因是nmos vt經過 vdd-vt
01/18 09:08, 6F
→
01/18 09:09, , 7F
建議你回家翻翻cmos vlsi這本書
01/18 09:09, 7F
→
01/18 11:33, , 8F
inv升回來是不是跟 二 說的加buffer意思差不多阿??
01/18 11:33, 8F
→
01/18 15:59, , 9F
是嗎? 我的意思就是經過一或兩個inverter
01/18 15:59, 9F
→
01/18 16:02, , 10F
阿這樣就要多2~4顆了~~10T = 10 transistors
01/18 16:02, 10F
→
01/18 16:04, , 11F
我沒很care速度;阿我們voltage應該只有提供Vdd跟GND
01/18 16:04, 11F
推
01/18 18:25, , 12F
四樓說的是正回授路徑吧 多3顆
01/18 18:25, 12F
推
01/18 23:26, , 13F
串兩個inverter就好...不用其他方法了，這是正解
01/18 23:26, 13F
→
01/18 23:26, , 14F
為了少transistor而犧牲太多東西值得嗎
01/18 23:26, 14F
推
01/19 01:49, , 15F
直接加buffer有點...浪費 一般是要分析羅輯和拆成兩個
01/19 01:49, 15F
→
01/19 01:49, , 16F
INV 去加 不過加法器嘛.....還是怎麼做省得大
01/19 01:49, 16F
→
01/19 01:50, , 17F
這種小東西東省西省有時難layout就還回去了
01/19 01:50, 17F
→
01/19 01:51, , 18F
還有 pg的設計法 本來就是串完之後要加buffer or INV
01/19 01:51, 18F
→
01/19 01:51, , 19F
你總不是pg又drive gate那當然一直掉下去的設計
01/19 01:51, 19F
→
01/19 01:53, , 20F
buffer 是static方式 要大顆點 +p只是一個pseudo pu
01/19 01:53, 20F
→
01/19 01:54, , 21F
更何況 你不在乎速度 那都最小size NM能過就好了
01/19 01:54, 21F
‣ 更多 fishlinghu 的文章
文章代碼(AID): #1IsL2NCL (Electronics)