[問題] 想請問verilog and xor等gate的 physical representation

看板Electronics作者 (gg)時間10年前 (2013/09/22 12:31), 編輯推噓1(1推 0噓 3→)
留言4則, 3人參與, 最新討論串1/1
想請問版上的高手 verilog中and xor等這些gate 是用cmos logic gates方式作成 ，還是用 PTL(Pass transistor logic)做成 有文件可以得知相關訊息嗎? 我是說最原始一顆顆mos那種喔! 先謝謝大家啦~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 111.243.105.86
→
09/22 16:10, , 1F
verilog中的這些gate與製程無關 你可以當作是理想的邏輯閘
09/22 16:10, 1F
→
09/22 16:10, , 2F
反過來說 若有製程廠的標準元件庫的話 可以轉換成任何製程
09/22 16:10, 2F
→
09/22 18:38, , 3F
Verilog的驗證板(Altera/Xilinx)應該是用LUT(PLA)?
09/22 18:38, 3F
推
09/24 03:28, , 4F
PTL/Logic 都有 請看書 書上會寫 或是自己看STD lib
09/24 03:28, 4F
‣ 更多 afacebook 的文章
文章代碼(AID): #1IFdA7HW (Electronics)