[問題] SRAM sense amp問題
想請問一下
若只考慮read
只用6T SRAM 跟6T SRAM再加上sense amp
應該是後者讓bitline(BL)在放電時會放得比較快吧?
也就是後者反應速度應該比前者還要快才是
但小弟用hspice跑模擬後 結果後者竟然放電比較慢!?
還是說小弟在MOSFET W/L尺寸有問題
但爬版上文章 latch nmos> WL那兩顆nmos 這應該沒錯
另外還有問題就是WL一拉起來 bitline bar(BLB)才開始放電 這是沒錯的
然後我測試的方法是 WL拉起來後delay0.01ns
才把sense clk拉起來
這樣做法不就一定會比原先6T SRAM放電來得慢?
還是說又是mos尺寸問題? (導致放電太慢)
請高手指點一下~
謝謝
還是sense clk要一直拉起來(處於logic 1的狀態)?
但這樣做好像又怪怪的... 小弟不太清楚sense amp那部分
還是說可能要外掛電容(20pf左右)!?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.105.109.236
※ 編輯: ezWang 來自: 59.105.109.236 (08/22 17:02)
→
08/22 18:14, , 1F
08/22 18:14, 1F
推
08/23 15:30, , 2F
08/23 15:30, 2F
→
08/23 15:30, , 3F
08/23 15:30, 3F
→
08/23 15:31, , 4F
08/23 15:31, 4F
推
08/23 15:43, , 5F
08/23 15:43, 5F
→
08/24 16:14, , 6F
08/24 16:14, 6F
→
08/24 23:09, , 7F
08/24 23:09, 7F
→
08/24 23:09, , 8F
08/24 23:09, 8F
→
08/24 23:10, , 9F
08/24 23:10, 9F
→
08/24 23:10, , 10F
08/24 23:10, 10F