[問題] verilog 無法理解的事件
小弟我設計的電路
是一個需要遞迴計算的電路
總共有xyz三個需要遞迴
合成前 合成後 都沒有問題
問題在使用soc encounter layout完後
利用輸出的netlist檔
進行模擬觀察波型的時候發現
一樣都是遞迴 x跟y都很正常
唯獨z遞迴過程 32個bit的資料
會有其中一個bit都呈現高阻抗
不管重lay幾次都是那個bit
甚至也稍微改過電路
也都一樣是那一個bit有問題
但邪門的是 最後答案 竟然對了
我該相信最後的答案嗎...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 36.235.71.97
推
08/08 10:45, , 1F
08/08 10:45, 1F
推
08/08 17:24, , 2F
08/08 17:24, 2F
我非常確定會影響最後的結果 但結果卻是正確的??
不好意思 我不太懂被化簡掉了是甚麼意思
※ 編輯: cfst906516 來自: 111.252.175.76 (08/11 01:06)
推
08/11 12:58, , 3F
08/11 12:58, 3F
感謝回覆 不好意思 用字比較不妥 我改掉了
※ 編輯: cfst906516 來自: 36.235.70.151 (08/12 22:45)
※ 編輯: cfst906516 來自: 36.235.70.151 (08/12 22:45)