[問題] FPGA EVS6 板子的問題

看板Electronics作者 (k268185)時間12年前 (2013/06/04 12:43), 編輯推噓3(3推 0噓 13→)
留言16則, 4人參與, 最新討論串1/1
各位大大你們好，小弟最近打算用 FPGA EVS6 板子做專題， 其中會用到的功能是利用 FPGA 晶片設定 I/O PIN 是否輸出電壓藉此控制外部 MOSFET， 不過小弟請教工研院技師後得知 EVS6 板子上的輸出電壓針腳是固定輸出 3.3V 或 5V， 不能依據 user 需求來決定 I/O PIN 有沒有電壓輸出。 請問各位大大這樣一來小弟是不是就沒辦法實作出每隔一段時間輸出電壓的裝置， 並用此裝置來控制外部 MOSFET 導通了呢? 謝謝。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.208.53
推
06/04 15:34, , 1F
3.3V/5V指的應該是當I/O pin輸出1的時候的電壓
06/04 15:34, 1F
→
06/04 15:35, , 2F
I/O pin輸出0就會是0V了
06/04 15:35, 2F
→
06/04 15:50, , 3F
小弟看板子的說明書中 5V/3.3V 的 PIN 都沒接腳接到我在
06/04 15:50, 3F
→
06/04 15:51, , 4F
Verilog 中定義的 output 訊號。
06/04 15:51, 4F
→
06/04 15:53, , 5F
這樣的話是不是就無法控制要不要輸出電壓了呢?
06/04 15:53, 5F
推
06/04 16:02, , 6F
你說的3.3V/5V pin應該是接到FPGA I/O bank的VDD
06/04 16:02, 6F
→
06/04 16:02, , 7F
用來控制這個I/O bank輸出1的時候是3.3V或5V
06/04 16:02, 7F
→
06/04 16:03, , 8F
控制外部電路的話要接FPGA I/O pin, 而不是power pin
06/04 16:03, 8F
→
06/04 16:04, , 9F
通常板子上FPGA都會出pin到排針, 可以再用杜邦線接出來
06/04 16:04, 9F
→
06/04 16:08, , 10F
所以想控制電壓輸出並不是直接將output接上電壓PIN是嗎?
06/04 16:08, 10F
推
06/04 22:31, , 11F
.....這位K板友你跟C板友好像講的是兩回事 orz
06/04 22:31, 11F
→
06/04 22:32, , 12F
腳位輸出...就是在I/O上要出怎樣的訊號
06/04 22:32, 12F
→
06/04 22:32, , 13F
你要先定義I/O...再用這個I/O去控制MOS 不是拿5/3.3
06/04 22:32, 13F
→
06/04 22:33, , 14F
那個腳位直接過去 那個是....供電的腳位
06/04 22:33, 14F
→
08/13 19:39, , 15F
腳位輸出...就是在I https://noxiv.com
08/13 19:39, 15F
→
09/17 23:32, , 16F
你要先定義I/O... https://daxiv.com
09/17 23:32, 16F
‣ 更多 k268185 的文章
文章代碼(AID): #1HhN1QMp (Electronics)