Re: [問題] SHA的SWITCH設計要點
※ 引述《acespeed (xXx)》之銘言:
: 請問SHA的SWITCH的設計有什麼技巧嗎
: W/L該如何考量
: 目前我認為WL越大電容越大
: 是不是WL越小越好呢?
: 這樣訊號就不會因為電容太大衝放電會需要更多時間
: 謝謝
1. Ron*C
需要做多快需要怎樣的Ron*C是"首先必須備考量的"
在這之中不是Ron*C越小越好
而是"比你的需求稍微小一點"就好
2. 架構
MOS的Ron ~ Rds = 1/(k'(W/L)Vov)
也就是Vov越大Ron越小(在相同的W/L下)
W/L越大Ron越小
當你想要小的Ron你首先會想要大顆的MOS
但是你會遇到"很多"問題
比如說parasitic C以及相對應的charge injection (這會導致非理想特性)
Ron決定後為了讓parasitic C越小越好,我們要讓Vov越大越好,而盡量不要用超大MOS
這就是bootstrapped switch circuit的好處,因為Von = Vin + Vdd
所以保證了Vov = Vdd - Vth(almost a constant value)
3. 即使如此,在"最後一個階段"你還要考慮switch noise vs. op noise
不過這是追求極限的paper才在做的事
有朝一日你要追求這種極限的時候
請參考Understanding Delta-Sigma Data Converters by Schreier/Temes(綠皮書)
附錄C有簡單討論
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.116.95.114
推
03/30 04:45, , 1F
03/30 04:45, 1F
推
03/30 12:16, , 2F
03/30 12:16, 2F
→
03/30 16:55, , 3F
03/30 16:55, 3F
推
03/30 18:51, , 4F
03/30 18:51, 4F
→
03/30 18:53, , 5F
03/30 18:53, 5F
→
03/30 18:54, , 6F
03/30 18:54, 6F
→
03/30 18:54, , 7F
03/30 18:54, 7F
→
03/30 18:55, , 8F
03/30 18:55, 8F
→
03/30 18:55, , 9F
03/30 18:55, 9F
推
03/30 19:03, , 10F
03/30 19:03, 10F
推
03/30 19:41, , 11F
03/30 19:41, 11F
→
03/30 20:06, , 12F
03/30 20:06, 12F
→
03/30 20:24, , 13F
03/30 20:24, 13F
→
03/30 20:25, , 14F
03/30 20:25, 14F
→
03/30 20:26, , 15F
03/30 20:26, 15F
→
03/30 20:26, , 16F
03/30 20:26, 16F
推
03/30 20:48, , 17F
03/30 20:48, 17F
推
03/30 21:23, , 18F
03/30 21:23, 18F
→
03/30 22:10, , 19F
03/30 22:10, 19F
→
03/30 22:11, , 20F
03/30 22:11, 20F
→
04/02 10:45, , 21F
04/02 10:45, 21F
→
08/13 19:37, , 22F
08/13 19:37, 22F
→
09/17 23:30, , 23F
09/17 23:30, 23F
討論串 (同標題文章)
本文引述了以下文章的的內容:
完整討論串 (本文為第 2 之 2 篇):