Re: [問題] 關於LVS
※ 引述《lgn3325151 (灰色調)》之銘言：
: 最近小弟在跑 LVS 遇到了一些問題
: 想請問板上的各位
: (1)run LVS 時 hierarchical 和 flat
: 這兩個選項的差別主要是什麼?
: 有查了一下資料看到的大多是 hierachical 跑得比較快，電路較大時除錯較方便
: flat耗時但很仔細
: 會有這樣的的說法主要原因是 ...?
hier 是 bottom-up去做LVS的,
也就是先將小的CELL (for ex. cominational logic)做完,
再往上比對, 因此如果有數個相同cell重覆使用時,
hier 與flat 的耗時差別相當的大.
flat 的話, 不曉得你有沒有看過LVS command file的內容,
flat 的在比對時需要根據其form device的方法去認出device,
才能去跟schematic做比較.
比起這兩樣, 老實說我更推薦你用command line的方式下hcell去做.
debug更快也更有把握度.
: (2)目前模擬的電路有類比和數位部分
: 原本是把類比的VDD、GND 和 數位的VDD、GND 分開
: 但跑完LVS後 VDD方面沒錯但有關GND的線路全錯了
: 小弟原本是命名為 A_VDD A_GND 和 D_VDD D_GND
: 但後來把他一律改成GND後錯誤都都消失了
: 後來爬了一下版，有人說要用另外一組psub
: 請問這是什麼意思?
: 請板上各位解答了 感謝!!!!!
psub 這個我記得是TSMC在用的CAD layer,
只是為了去區別有第二種以上基底電位,
--
有時候覺得筆記本就像我們的人生，
縱使荒唐、輕狂、悲傷、喜悅、痛苦在上頭無秩序的散佈，但那又如何？
一本被寫滿的筆記本至少曾經裝載過感情，
比徒留空白就隨手置於那疊筆記本墳的來的幸運。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.121.36.164
推
02/19 09:39, , 1F
02/19 09:39, 1F
討論串 (同標題文章)