Re: [請益] CIC課程 學APR layout
※ 引述《GameMaster (GM)》之銘言：
: 由於只會full custom layout,想再學習另一個領域的layout(APR)
: 有找了一下CIC的課程~不過不是很了解 APR layout 需要哪些東西.
: 請問一下CIC關於APR layout的課程~
: 1.基本 standard cell (cell-based)
: 2.gate-level 轉成 APR layout →LVS、DRC pass (ICC or Astro or Encounter ...etc)
: 只學單純layout,不設計電路,這樣的話需要上哪些CIC課程呢?
: 能否幫忙規劃一下完整的課程順序?
: 感謝~
Auto Placement & routing,，如果你已經有layout的底子，那APR對你而言
應該不是難事。
1.就一個layout engineer而言，本身的工作就是聽designer的指示去做，並不需要
設計電路，只是對於"空間規劃"要有"感覺"，因為會用到APR表示這一塊電路是
純邏輯，沒有其他的類比訊號或是電路，唯一你要考量的就是該用幾層metal來完成
、出pin的位置與圍出哪個範圍來做APR。
通常不太可能會第一次就繞出來，甚至有時候東繞西繞也都沒有結果，這時候要得要
好好思考上述的參數設定，並加以改進。等APR結果一出來，designer與你要同時進行
檢視與修整的工作，有些線在出pin的位置可能寬度不一，或是針對一些critical
signal進行最佳化。
2. standard cell的layout很重要，一定要跟designer配合。這關係到面積與訊號傳遞
延遲問題。
3. 至於APR Tool，我只接觸過ICC與Astro，功能各自有其特色(前年已經改用Astro。)
不過...如果公司沒有花大錢買下某些比較進階的設定，那你也能僅以最陽春的功能
來完成手邊的產品。(工欲善其事，必先利其器...T_T...沒賺錢，就沒錢買license
大家都要搶license，不然就是只能跟廠商借機...XD)
最後，APR其實不難，大部份的事都給tool去跑。再者，layout本身就是一門"藝術"，
最重要的是空間規畫(size down = cost down = break down!!)，再來就是對特殊電路
的敏感度(ESD的畫法、容易受noise影響的訊號要作保護、大電流的路徑別用minimum
rule畫...等等)並與designer密切合作(一定要他們check過，最好簽名畫押！不然
出了事，designer會怪說，都是layout亂畫！哭哭~~)
--
在臺灣，何謂R&D工程師?
1.Reverse and Decap :IC反相工程，去膠，打開封裝，拍照，複製電路佈局。
2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。
3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話！
4.Relax and Delay :太過於輕鬆(Relax)，那麼就要有schedule delay的準備！
但是外派到大陸的臺灣郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.66.222.12
討論串 (同標題文章)