[問題] MOS 的漏電流?

看板Electronics作者 (車干)時間11年前 (2013/01/11 15:25), 編輯推噓2(2推 0噓 3→)
留言5則, 3人參與, 最新討論串1/2 (看更多)
今天在工作的時候 , 一位前輩提到一個東西讓我很困惑. 他說在NMOS沒有導通的時候(Gate端口接電阻到地). 還是會有漏電流從Gate端口出來.請問他說的是對的嗎 有文件可以參考嗎? 如下示意圖: http://ppt.cc/Vznz 各位覺得如何呢? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 122.147.141.118
推
01/11 15:28, , 1F
看是怎樣的製程，thin gate的話是這樣沒錯
01/11 15:28, 1F
→
01/11 15:29, , 2F
這就是為啥要做high K/thick gate製程
01/11 15:29, 2F
→
01/11 15:29, , 3F
以下都是指先進製程(90nm以下)
01/11 15:29, 3F
推
01/11 18:29, , 4F
先進製程薄oxide, min. L在高溫下漏電流是很可怕的
01/11 18:29, 4F
→
01/20 12:00, , 5F
google Ioff
01/20 12:00, 5F
‣ 更多 deletan 的文章
文章代碼(AID): #1Gxxw2Sp (Electronics)
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 2 篇)：
排序： 最舊先 | 最新先 | 留言數
在新視窗開啟完整討論串 (共2篇)
‣ 更多 deletan 的文章
文章代碼(AID): #1Gxxw2Sp (Electronics)