Re: [問題] domino style circuit

看板Electronics作者deathcustom (litron-intl)時間13年前 (2012/12/30 01:46)推噓3(3推 0噓 9→)

留言12則, 4人參與討論串2/2 (看更多)

※ 引述《thunderguy (then)》之銘言： : http://miupix.cc/pm-495ZXD : 關於照片中的上圖 : 使用weak pmos 對node 上的c 不斷充至Vdd : weak的原因是因為當pdn通時能夠把電位拉至0。 : 不知道我的解讀正確嗎？ : 我看不太懂他的敘述， : 謝謝。請看第二個圖(這是實際設計上會用的電路，第一個電路則否) 這一顆PMOS不只是weak，在正常的設計中，他會選擇minimum size 他的作用是在補償當PDN"整體來看是不導通的，但是鄰近C的幾個NMOS卻處於導通狀態"的"電荷分享"作用 (charge sharing) 因此，他只須要能使C的電壓在這種狀況不要掉到後面反相器Vih以下就好在最快速估計上也就是在這種狀況下Vdd - Vtp 且當precharge phase結束後C是處於Vdd附近也就是說PMOS在此時可以等同Pseudo NMOS logic中的那顆PMOS (面積考量下，minimun area, minimun speed) 此時PDN NMOS的sizing就是要讓"worst case"導通時的Vo會在反相器的Vil以下在最快速估計上也就是大約Vtn (速度考量下) 此時PDN NMOS的sizing就是要讓"worst case"的t(PHL)要符合你的spec 希望有幫到大家 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.36.60.52 ※ 編輯: deathcustom 來自: 114.36.60.52 (12/30 01:48)

推

thunderguy

12/30 10:17, , 1^F

12/30 10:17, 1^F

→

thunderguy

12/30 10:18, , 2^F

12/30 10:18, 2^F

→

thunderguy

12/30 10:19, , 3^F

12/30 10:19, 3^F