[問題] cadence自創元件

看板Electronics作者 (路易士囧鈴妻久嫵)時間13年前 (2012/08/03 13:56), 編輯推噓2(2推 0噓 4→)
留言6則, 3人參與, 最新討論串1/1
因為TSMC元件裡沒有我需要的 所以我想說先畫好layout再轉回去給電路使用 但不知道要怎麼創一個新的symbol並且填上一些數值 (舉例來說 varactor的電容值與電壓值) 然後放在schematic裡才能開spectre模擬 希望我的中文不會怪怪的XD 謝謝 有請高手解惑 --
→
07/09 13:07,
差不多阿～＿～
07/09 13:07
→
07/09 13:08,
5菜*10 炸肉 15 白飯10元
07/09 13:08
→
07/09 13:08,
白
07/09 13:08
推
07/09 13:10,
abian以為他打錯字......
07/09 13:10
-- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.120.108.159
推
08/03 21:00, , 1F
你是想跟nmos2v一樣 叫出來的東西會隨你設定改layout嗎
08/03 21:00, 1F
→
08/03 22:33, , 2F
我也想知道欸 0.0
08/03 22:33, 2F
推
08/04 04:47, , 3F
如果是一樓那個做法 寫skill code我寫過
08/04 04:47, 3F
→
08/04 04:47, , 4F
另一個做法是新增一個元件 + verilogA 我也用過
08/04 04:47, 4F
→
08/04 04:48, , 5F
如果你沒有 layout考量 用這兩個方法就可以了
08/04 04:48, 5F
→
08/04 04:48, , 6F
更狠的方法 直接開.scs 寫VerilogA去讀取就可以了
08/04 04:48, 6F
‣ 更多 louis90795 的文章
文章代碼(AID): #1G6sV-4p (Electronics)