[問題] cadence composer

看板Electronics作者 (黑色魔影)時間12年前 (2012/07/27 17:46), 編輯推噓5(5推 0噓 10→)
留言15則, 6人參與, 最新討論串1/1
1.我呼叫了一個opamp來用(composer程式裡面本來就有的symbol) 其中有很多參數 iin_max、vsoft分別是指甚麼? rout該填多少? 謝謝!! 2.用OP、電阻、電容兜了一個filter 但輸出nestlist檔一直失敗， 檢查了很久，線應該沒接錯 也沒有error和warning， 請問通常這種狀況， 可能是哪邊出問題呢? 謝謝!! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.22.154
推
07/27 18:20, , 1F
1. 看你要做理想的還是模擬某顆OP
07/27 18:20, 1F
→
07/28 07:58, , 2F
我想要做理想的 請問這些數值要怎麼打?
07/28 07:58, 2F
推
07/28 08:10, , 3F
iin_max = inf, rout = 0, vsoft我要去查一下
07/28 08:10, 3F
→
07/28 08:15, , 4F
如果要模擬某顆op spec.中會有這三個參數的資訊嗎?
07/28 08:15, 4F
→
07/28 08:15, , 5F
一直找不到對應的資訊@@
07/28 08:15, 5F
推
07/29 00:49, , 6F
給你良心建議　自己做一顆理想的OP
07/29 00:49, 6F
→
07/29 00:50, , 7F
雖然99%的人不會聽我的話　但是他們在一個月之後發現
07/29 00:50, 7F
→
07/29 00:50, , 8F
那顆內建的OP實在是莫名其妙之後　就會聽我的話了～
07/29 00:50, 8F
推
07/29 01:02, , 9F
推樓上
07/29 01:02, 9F
→
07/29 10:34, , 10F
謝謝j大建議!
07/29 10:34, 10F
推
08/04 02:08, , 11F
Down 進去看 verilog-A 就知道了吧 :)
08/04 02:08, 11F
→
08/04 04:50, , 12F
進去VerilogA看就知道了 +1
08/04 04:50, 12F
→
08/04 04:51, , 13F
or 自己去下一個OPA的 VerilogA 擺進去也可以
08/04 04:51, 13F
→
08/13 19:29, , 14F
iin_max = i https://noxiv.com
08/13 19:29, 14F
→
09/17 23:23, , 15F
進去VerilogA看 https://daxiv.com
09/17 23:23, 15F
‣ 更多 ZCBVXIRD 的文章
文章代碼(AID): #1G4cDjvi (Electronics)