[問題] OP運用於鎖住2點電壓設計問題?
小弟目前正在設計用於Sub-1v 的OP
而OP的目的 在於能夠準確的鎖住其 V+ 與 V- 的電位
且能夠有穩定的輸出電壓 Vout
所以想請問版上的大大 我應該朝哪邊去設計
因為之前的設計都是 以其輸出增益、頻寬和相位為標準
而設計出來的規格為 增益70DB 頻寬10MHZ 相位都約為60度
設計均採用N型的OP設計 但是所做出來的OP不一定能夠鎖的很準
所以想請問我朝哪的點下去設計 謝謝各位m(_ _)m
(使用的製程為台積電 0.18um 0.25um 0.35um)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 111.253.217.40
推
07/19 21:35, , 1F
07/19 21:35, 1F
→
07/19 21:35, , 2F
07/19 21:35, 2F
→
07/19 21:35, , 3F
07/19 21:35, 3F
→
07/19 22:14, , 4F
07/19 22:14, 4F
→
07/19 22:15, , 5F
07/19 22:15, 5F
推
07/19 23:10, , 6F
07/19 23:10, 6F
→
07/20 00:24, , 7F
07/20 00:24, 7F
推
07/20 01:38, , 8F
07/20 01:38, 8F
→
07/20 01:39, , 9F
07/20 01:39, 9F
→
07/20 01:39, , 10F
07/20 01:39, 10F
→
07/20 01:40, , 11F
07/20 01:40, 11F
→
07/20 01:40, , 12F
07/20 01:40, 12F
謝謝各位 可能是因為小的沒放圖 所以導致大家被我搞混了 真是抱歉
電路圖如下 主要是想要鎖住 INPUT的電壓 有負回授
懇請各位在為小弟解答一次 謝謝各位 m(_ _)m
http://ppt.cc/~IgB
※ 編輯: f4612 來自: 140.130.19.153 (07/20 08:48)
推
07/20 10:00, , 13F
07/20 10:00, 13F
→
07/20 10:00, , 14F
07/20 10:00, 14F
→
07/20 10:01, , 15F
07/20 10:01, 15F
→
07/20 10:06, , 16F
07/20 10:06, 16F
→
07/20 10:30, , 17F
07/20 10:30, 17F
推
07/20 10:31, , 18F
07/20 10:31, 18F
→
07/20 10:32, , 19F
07/20 10:32, 19F
→
07/20 10:32, , 20F
07/20 10:32, 20F
推
07/20 12:17, , 21F
07/20 12:17, 21F
→
07/20 22:05, , 22F
07/20 22:05, 22F
→
08/13 19:29, , 23F
08/13 19:29, 23F
→
09/17 23:22, , 24F
09/17 23:22, 24F