Re: [問題] 為何要把differential-to-single-ended?

看板Electronics作者 (月光下的智慧)時間13年前 (2012/07/16 02:19), 編輯推噓2(202)
留言4則, 2人參與, 最新討論串2/2 (看更多)
※ 引述《joe0966 (joe)》之銘言: : 小弟我完全沒有任何實作經驗,只是在準備研究所考試 : 算題目時,發現課本上寫說multistage amplifer : (such as op amp),只有第一級是differential,除非 :   特別要求才做fully differential,但若全選擇用dif- : ferential 的話不是CMRR較大,那為啥大部分用single : -end-end??? 那fully differential 都適用在什麼時候? 1. CMRR基本上完全被第一級的performance決定 因為後級有任何的mismatch,影響都會被第一級的gain給除掉 2. 如果是用fully differential 你要有兩個補償電容 兩條輸出電流 還要做CMFB 信號輸出還要兩個PIN   除非是做在chip裡面做信號處理,信號路徑不斷要抵抗common-mode noise   否則市售元件一般的應用基本上都是以單端為主   敏感信號進來經過一次放大已經足夠 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 118.168.8.229 ※ 編輯: jamtu 來自: 118.168.8.229 (07/16 02:21)

07/17 20:53, , 1F
拍謝,小弟才疏學淺不懂為什麼後級有任何mismatch為何都會
07/17 20:53, 1F

07/17 20:56, , 2F
被第一級的gain給除掉,懇請版大解釋= ="
07/17 20:56, 2F

07/18 00:45, , 3F
你去仔細研讀offset相關的地方
07/18 00:45, 3F

07/18 00:46, , 4F
以及noise的部份
07/18 00:46, 4F
文章代碼(AID): #1G0mc-dK (Electronics)
文章代碼(AID): #1G0mc-dK (Electronics)