[問題] 關於硬體描述語言RTL疑問
請教各位先進:
在硬體描述語言中,
以Verilog HDL描述來說分為4種描述,
1.Behavioral modeling
2.Dataflow modeling
3.Gate-level modeling
4.Switching modeling
以FPGA晶片來說,就主要使用1.2.3這三種描述方式,第4種先不管它
其中有一個層描述叫做(Register Transfer Level , RTL)
以上三種描述有哪一層是指RTL?
目前找了很多資料,看見有書寫Dataflow modeling 就是RTL描述
另外有看到其他的書寫有混用這些描述方式就統稱為RTL描述
在爬了版上的文,有看到版友說大概1+2混用就是RTL描述
謝謝各位^^
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 124.11.225.142
推
06/01 10:57, , 1F
06/01 10:57, 1F
→
06/01 10:58, , 2F
06/01 10:58, 2F
→
06/02 02:58, , 3F
06/02 02:58, 3F
→
06/02 04:41, , 4F
06/02 04:41, 4F
→
06/02 04:42, , 5F
06/02 04:42, 5F
推
06/02 10:07, , 6F
06/02 10:07, 6F
→
06/02 10:08, , 7F
06/02 10:08, 7F
→
06/02 10:09, , 8F
06/02 10:09, 8F
→
06/02 13:04, , 9F
06/02 13:04, 9F
※ 編輯: pikachu2005 來自: 120.114.64.86 (06/03 22:53)
→
06/05 17:41, , 10F
06/05 17:41, 10F
→
06/05 17:43, , 11F
06/05 17:43, 11F
→
06/06 13:17, , 12F
06/06 13:17, 12F
→
06/06 14:05, , 13F
06/06 14:05, 13F
→
06/06 14:06, , 14F
06/06 14:06, 14F
→
06/06 14:07, , 15F
06/06 14:07, 15F
推
06/07 02:41, , 16F
06/07 02:41, 16F
→
06/07 10:29, , 17F
06/07 10:29, 17F
→
06/07 13:55, , 18F
06/07 13:55, 18F
→
06/07 13:56, , 19F
06/07 13:56, 19F
→
06/07 13:58, , 20F
06/07 13:58, 20F
→
06/07 14:18, , 21F
06/07 14:18, 21F
推
06/07 22:48, , 22F
06/07 22:48, 22F
→
06/07 22:48, , 23F
06/07 22:48, 23F
→
06/08 15:17, , 24F
06/08 15:17, 24F
→
06/08 15:18, , 25F
06/08 15:18, 25F
→
06/08 15:25, , 26F
06/08 15:25, 26F
→
06/08 15:59, , 27F
06/08 15:59, 27F
→
08/13 19:27, , 28F
08/13 19:27, 28F
→
09/17 23:20, , 29F
09/17 23:20, 29F