[問題] VHDL註解

看板Electronics作者 (Slipfuckingknot)時間14年前 (2012/02/13 19:23), 編輯推噓2(2推 0噓 5→)
留言7則, 2人參與, 最新討論串1/1
請問VHDL的註解除了--有其他方式嗎 --只能一行 有沒有整段可以當註解的 就是加在要註解那一段的開頭跟結尾 感謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 210.59.116.75
推
02/13 21:07, , 1F
/* */ 好像是這樣
02/13 21:07, 1F
→
02/14 17:00, , 2F
M大妳說的那個不行耶
02/14 17:00, 2F
推
02/14 23:41, , 3F
哦~你用STANDARD的版本嗎? 如果是的話好像是沒有
02/14 23:41, 3F
→
02/14 23:41, , 4F
要用ACCELLERA 之類的
02/14 23:41, 4F
→
02/14 23:42, , 5F
另一個方法就是用 TOOL 選你要comment的部份
02/14 23:42, 5F
→
02/14 23:42, , 6F
再去按 COMMENT 就會幫你每一行都加上了...
02/14 23:42, 6F
→
02/15 20:10, , 7F
thanks
02/15 20:10, 7F
‣ 更多 DaHahn 的文章
文章代碼(AID): #1FEFAfU- (Electronics)