[問題] DV 模擬 MEMORY 有Timing violation

看板Electronics作者zx33571163 (mm)時間14年前 (2012/01/16 00:44)推噓2(2推 0噓 3→)

留言5則, 3人參與討論串1/1

請問我用 Memory Compilers 產生出memory 合成完後做 simulation "../mem256/mem256.v", 1002: Timing violation in testtopssivc.mem256 $hold( posedge CLKA:240800000, posedge CLKB &&& cont_flag:240800000, limit: 1 ); 出現這段訊息請問有可能是甚麼問題 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.115.73.116

推

mmonkeyboyy

01/16 03:15, , 1^F

01/16 03:15, 1^F

→

zx33571163

01/16 14:03, , 2^F

01/16 14:03, 2^F

→

zx33571163

01/16 14:03, , 3^F

01/16 14:03, 3^F