[問題] vhdl的process中為什麼不能有兩個event?

看板Electronics作者時間14年前 (2011/12/25 17:48), 編輯推噓2(2推 0噓 4→)
留言6則, 4人參與, 最新討論串1/1
我想在一個process中,寫一個測clk上緣和下緣的語法 但我發現同時用if(falling_edge(clk)) 和if(rising_edge(clk))時會出現錯誤 錯誤訊息好像和同步有關係 我問同事,他說這樣不行,要寫在兩個不同process中 請問一下,為什麼,因為我查了vhdl的書,沒有看到解釋 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 118.169.52.24
→
12/25 19:51, , 1F
你先設計一個FF,是可以被兩種edge觸發的.... :)
12/25 19:51, 1F
推
12/26 00:55, , 2F
樓上一語中的
12/26 00:55, 2F
→
12/28 20:20, , 3F
原來如此,應該說是硬體限制嘍? 但既然合成的話,不能聰明點?
12/28 20:20, 3F
→
12/28 20:21, , 4F
所以大家都是用兩個PROCESS來同時處理上下緣動作的問題嗎?
12/28 20:21, 4F
推
12/29 01:35, , 5F
應該先想想 怎樣寫CODE會聰明一點
12/29 01:35, 5F
→
12/29 01:36, , 6F
話說一樓那個東西是可能的..只是我還沒有看到有人用
12/29 01:36, 6F
‣ 更多 qeagle 的文章
文章代碼(AID): #1Ezl5gBH (Electronics)