[問題] 有沒有人設計電路是直接寫sp檔的?

看板Electronics作者 (讓我教你宅字怎麼寫)時間12年前 (2011/12/03 18:20), 編輯推噓15(15推 0噓 40→)
留言55則, 19人參與, 最新討論串1/1
我只是好奇問一下 有沒有人設計電路 沒有先經過schematic轉sp檔 而是直接寫sp檔的 = = 而且是大電路.. 我的大電路定義.. 就100元件以上好了 我會這麼問是因為我那天才學長就是這麼做 而且元件數量是1萬個以上 然後後面人要繼承電路架構就...非常難懂了= = -- ボ ◢ ◥══◢ ◥═══◢ ◥◣ ══◥◣◢◤◣═ ◣◢═Vocaloid╮ ║ ◣ ◤◥ ◢◢◢▼ quetzal◤◥◥﹨◣ ◢◥◤ ◥ ▼◥ ◣◢ ║ ║ ● ●▼ ● ●◥ ロ ● ● ;│ ▼◥︽﹨ ◆▼◥▼﹨ ▃▃ ║ ◣▄ ◢◤ ◤◣▆ ◢◥ ◥◣▃ ▉◤ ═● ● ▌ ◤● ● ▌ ◢ド！ ║ ◤◤◢ ◣ カ ████▆≡ ◤▆ ◥ ◢◣▁ ▉◥ ◣▄ ▉◤ ▅▅ ╰══◣︶●═══ ▊█▎◥◣══▼ ◢/△ ◤═イ═△▅/◥══ △▅/◣ ═══╯ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 125.231.221.15
推
12/03 18:30, , 1F
1萬個元件的電路，好奇問，是應用在什麼地方的電路?
12/03 18:30, 1F
→
12/03 18:32, , 2F
大陣列感測電路
12/03 18:32, 2F
→
12/03 19:07, , 3F
是真的只有sp檔嗎... 嘿嘿
12/03 19:07, 3F
→
12/03 19:45, , 4F
不想交接吧
12/03 19:45, 4F
推
12/03 19:46, , 5F
我阿 不過schematic會用visio畫
12/03 19:46, 5F
→
12/03 19:46, , 6F
說不定多數電路都是重覆的 請他至少畫一下system block
12/03 19:46, 6F
→
12/03 20:04, , 7F
有啊...有人是在工作站前沈思，直接寫spice
12/03 20:04, 7F
推
12/03 20:38, , 8F
我以前看過博班學長這麼做，那位學長三年拿PHD，進MTK
12/03 20:38, 8F
推
12/03 21:52, , 9F
有啊 我直接寫scs一樣的意思 @@"
12/03 21:52, 9F
→
12/03 21:53, , 10F
如果用lib檔一個一個接好@@"~ 我覺得不算難吧
12/03 21:53, 10F
→
12/03 21:54, , 11F
如果是之類的 還可以用C寫....
12/03 21:54, 11F
→
12/03 21:55, , 12F
schematic~最多畫畫 function block
12/03 21:55, 12F
→
12/03 21:57, , 13F
我也是都用visio畫schematic 等一下交PAPER快
12/03 21:57, 13F
→
12/03 23:20, , 14F
我都習慣用手畫在紙上....在寫SP檔
12/03 23:20, 14F
→
12/03 23:21, , 15F
我想我得了一種不用手畫電路就沒辦法開始設計的強迫症...
12/03 23:21, 15F
→
12/03 23:34, , 16F
看來我超幸福...cadence一套到底
12/03 23:34, 16F
→
12/03 23:39, , 17F
我可以接受有visio，也有sp檔，因為至少有圖可看
12/03 23:39, 17F
→
12/03 23:39, , 18F
現在是連visio也沒有...，或是有，但是卻跟sp有出入
12/03 23:39, 18F
→
12/03 23:40, , 19F
然後子電路實在是太多，改來改去，節點命名也不統一..
12/03 23:40, 19F
→
12/03 23:42, , 20F
變成，很多sp檔(子電路)，呼叫連接成一個大電路
12/03 23:42, 20F
→
12/03 23:43, , 21F
然後那個大電路加起來有幾千個MOS....
12/03 23:43, 21F
→
12/03 23:45, , 22F
最重要得是....要把這些SP畫成Layout...... =.=
12/03 23:45, 22F
推
12/04 03:43, , 23F
我說@@" 你就把子電路改一改命名 LAYOUT就順手畫一畫
12/04 03:43, 23F
→
12/04 03:44, , 24F
之後 LAYOUT也可以用叫的 不就很省事了
12/04 03:44, 24F
推
12/04 06:01, , 25F
用spicevision看看吧 至少可以弄出階層關係再來解
12/04 06:01, 25F
推
12/04 10:44, , 26F
對了 沒有layout嗎?我記得新版的cadence有個功能可以把
12/04 10:44, 26F
→
12/04 10:44, , 27F
layout的圖轉成schematic來看
12/04 10:44, 27F
推
12/04 10:50, , 28F
有點好奇直接寫sp的優點是？用cadence會慢很多嗎？
12/04 10:50, 28F
→
12/04 11:37, , 29F
謝謝各位的回覆，Layout其實我畫完了啦..
12/04 11:37, 29F
→
12/04 11:38, , 30F
我現在是怕我學弟接不起來....
12/04 11:38, 30F
推
12/04 18:00, , 31F
我啊 而且我當初設計的是ADC 直接刻sp檔
12/04 18:00, 31F
推
12/04 22:21, , 32F
當你要用cadence畫幾萬個memory時 你一定恨死當初怎麼
12/04 22:21, 32F
→
12/04 22:21, , 33F
沒好好學spice &spectre
12/04 22:21, 33F
→
12/04 22:23, , 34F
當然可以複製功能 但要去改變其他一些小設計
12/04 22:23, 34F
→
12/04 22:23, , 35F
光看完眼睛就花了 而且spice搭C用 很方便的
12/04 22:23, 35F
推
12/04 22:25, , 36F
而且主要是spice模擬就下個命令就好 GUI的要在那裡點
12/04 22:25, 36F
→
12/04 22:26, , 37F
來點去 頭都昏了 更別說寫script這種...
12/04 22:26, 37F
→
12/04 22:27, , 38F
如果還加上套verlioA 要一直改參數的....命一下就沒了
12/04 22:27, 38F
→
12/05 18:18, , 39F
用陣列去畫就好啦
12/05 18:18, 39F
推
12/05 21:33, , 40F
陣列去畫很快@@" 沒對好或是找錯誤點KEY 資料就很慘
12/05 21:33, 40F
→
12/06 00:28, , 41F
要spice也可以轉出來跑吧，不太懂捨棄composer的理由
12/06 00:28, 41F
→
12/06 00:30, , 42F
有圖看比較清楚，而且再次LVS的時候可以確保轉出來會過
12/06 00:30, 42F
推
12/06 10:20, , 43F
如果全部flatten完全沒subckt就有點恐怖惹
12/06 10:20, 43F
推
12/08 19:33, , 44F
有疑問,電路圖轉sp在MOS後面都有其他預設參數,例如
12/08 19:33, 44F
→
12/08 19:35, , 45F
M1 1 2 0 0 L=X W=X m=1 "ad=xx" "as=xx" "pd=xx"....等
12/08 19:35, 45F
→
12/08 19:35, , 46F
直接打sp檔是不包含m=1以後那些參數吧~這樣可以嗎?
12/08 19:35, 46F
推
12/09 00:53, , 47F
直接打SP 是自己女什麼就加上去啊@@?
12/09 00:53, 47F
→
12/09 00:54, , 48F
要
12/09 00:54, 48F
→
12/09 00:55, , 49F
其實最後去看語言都長得一樣啊
12/09 00:55, 49F
→
12/09 00:56, , 50F
CADENCE一樣可以拿 SCS 來寫
12/09 00:56, 50F
→
12/12 07:12, , 51F
大電路沒問題就沒問題,有問題節點設錯就要每個都重check了.
12/12 07:12, 51F
→
12/12 07:12, , 52F
所以能用圖型介面就用,沒得用時再來寫sp.
12/12 07:12, 52F
→
01/11 01:21, , 53F
jlu大說到我的心聲.....因為他又發生了....
01/11 01:21, 53F
→
08/13 19:20, , 54F
直接打sp檔是不包含m https://noxiv.com
08/13 19:20, 54F
→
09/17 23:14, , 55F
有點好奇直接寫sp的優 https://daxiv.com
09/17 23:14, 55F
‣ 更多 strong0716 的文章
文章代碼(AID): #1EsVW2lL (Electronics)