Re: [問題] 如何在硬體上增加設計，防止MCU當機後ꄠ…
※ 引述《aifinsrc (henry)》之銘言：
: 板上的各位前輩，
: 小弟最近遇到一個問題，我們想要設計一個系統，而這個系統最主要的運作都是靠MCU來完成，
: 但MCU卻可能因為種種因素當機(如雜訊...等等)，而其中棘手的問題就是即使我們在MCU當機時，
: 我們仍需要讓系統中的一些安全保護措施能正常動作，請板上的前輩給點指點我們改怎麼做?
: (有系統的作法是多利用一顆FPGA與MCU做串連，當MCU當機時，FPGA仍可發揮作用)
: p.s. 我們不傾向於用兩顆MCU下去運作，因為擔心兩顆MCU同時當機。
: 非常感謝您的指導 !! ^^
現在的 MCU都有 watchdog, 你將 watchdog timer設短一點，則當機後
重新啟動的時間也短一點。如果必須恢復當機前的數據，使用 FRAM
的 MCU是個好選擇，不過重要數據可能得自己加上 checksum。
軍規的作法是，用三個相同的 MCU, 跑相同的程式碼，作任何重大決定時
都投票表決，兩票幹掉一票的，順便 reset 那一票的 MCU。
如果你擔心兩顆、或三顆MCU會同時當機，那你也應該擔心一百顆 MCU同時當機，
這是機率的問題，找出你可以承受的機率，找出成本，作個決定，
沒有不當機的電路。
FPGA也是會當機的時候，儲存狀態的 FF可能錯誤，儲存規劃內容的 SRAM
也會錯誤，Actel的 anti-fuse FPGA or flash based FPGA是個好選擇，
只要你養得起開發經費。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.43.200.246
推
10/08 23:12, , 1F
10/08 23:12, 1F
推
10/09 00:41, , 2F
10/09 00:41, 2F