Re: [問題] 請問OP的Data Sheet中,Input Bias Curr …
哈哈 剛好我最近也在看 OP 相關的 datasheet,
剛好也有個關於 Input bias current 的問題想請教大家。
國外大廠（NS, Ti）他們家 OP 的 Input bias current 只有 1pA
請問要達到這麼低的 Input bias current, 是不是輸入端的 ESD cell 要特別處理？
因為我在0.35製程，用兩顆 diode 逆偏串接型式的架構，漏電都有 10pA 了...
不知道板友們有沒有相關的經驗或 Paper 可以推荐給我看的？
※ 引述《zxvc (zxvc)》之銘言：
: ※ 引述《coa481 (怎麼有人這麼機掰...)》之銘言：
: : 小弟想請教各位前輩,Input Bias Current是指什麼呢?
: : 一般OP不是都假設輸入端不吃電流嗎?雖然那是指理論上!
: : 那Input Bias Current指的是,它實際上有可能會流入OP內部電路的電流嗎???
: : 感謝大家指點!
: 是的。
: 理想的OP輸入端電流為零，但是實際上沒有理想的OP。
: 以實際的OP為例說明Input Bias Current。
: BJT differential amplifier以BJT emmitter follower configuration作為輸入級，
: Base為輸入端，我們知道ic=βib。這個ib值雖然很小，但畢竟不為零，
: 這ib就是Input Bias Current。
: MOS我們知道它的Gate與Body是用絕緣體隔開的，
: 所以以MOS作為differential amplifier的輸入級，Input Bias Current會較小。
: 不過隨著IC尺寸愈來愈小，Gate的厚度也愈來愈小。
: 基礎的量子力學告訴我們，電子是有機會穿過比它所具有的能量還高的位障，
: 所以電子是有機會穿過Gate跑到Body的，並且這個機率隨著Gate的厚度愈小
: 穿過的機率愈高(稱之為tunneling effect)。
: 也就是說會造成漏電流的情形更嚴重。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 111.251.181.225
推
09/18 15:23, , 1F
09/18 15:23, 1F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：