[問題] 關於Comparator的問題

看板Electronics作者 (Harry)時間14年前 (2011/08/29 20:43), 編輯推噓8(8推 0噓 31→)
留言39則, 9人參與, 最新討論串1/1
小弟我今天再做一個SAR ADC 想請問一下,如果今天有一個差動信號(0~1.8v正弦波),輸入比較器的兩端輸入 來做比較,比較完之後比較大的會減掉vdd/2,減完之後再比較,比較完,大的會再減 VDD/4以此類推,最後兩個信號的電壓會在很靠近0V地方逼近 我在想這樣的比較器,應該不需要Rail to Rail的比較器吧?? 應該只需要一個p輸入的比較器吧?? 因為最critical case是一端1.8v 一端0v,這樣還是可以用P輸入(0~1V可以WORK的) 還是可以比較出來吧??這樣的想法對嗎?? 謝謝~~~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.47.68.127
→
08/29 21:31, , 1F
比較器輸入為什摩要rail to rail?
08/29 21:31, 1F
推
08/29 22:24, , 2F
對
08/29 22:24, 2F
推
08/29 22:27, , 3F
我比較好奇最critical為什麼是1.8-0?
08/29 22:27, 3F
→
08/29 22:28, , 4F
也許是要被比較最多次是嗎? 但這其實這個最好設計@@"
08/29 22:28, 4F
→
08/29 22:46, , 5F
應該說1.8v pmos不倒通這樣= =
08/29 22:46, 5F
→
08/29 22:46, , 6F
critical應該是壓差很小時候吧??
08/29 22:46, 6F
推
08/29 23:05, , 7F
對啊 XD 我一直覺得critical是壓差最小時
08/29 23:05, 7F
→
08/29 23:06, , 8F
那個應該是DELAY上的CRITICAL
08/29 23:06, 8F
→
08/29 23:13, , 9F
不過0.2v和0.2001v相比,跟0.8v和0.8001v相比..是一樣的
08/29 23:13, 9F
→
08/29 23:13, , 10F
困難嗎??
08/29 23:13, 10F
→
08/29 23:15, , 11F
要看你BIAS 給的偏壓 理論上 0.2-0.2001比較難
08/29 23:15, 11F
→
08/29 23:18, , 12F
你可以看ISSCC 有位H. Zimmermann
08/29 23:18, 12F
→
08/29 23:18, , 13F
嗯嗯我一直有一個問題...如果bias current要sat
08/29 23:18, 13F
→
08/29 23:18, , 14F
他有兩篇 就有做bias分析 & eorro rate
08/29 23:18, 14F
→
08/29 23:18, , 15F
那~兩端輸入的電壓都使得mos在sat,那...電流應該是
08/29 23:18, 15F
→
08/29 23:19, , 16F
bias current的一半...這樣要怎麼比較??
08/29 23:19, 16F
→
08/29 23:23, , 17F
比較器的規格都是可以解多少bit,大擺幅應該不是問題
08/29 23:23, 17F
→
08/29 23:24, , 18F
只是要注意recovery time的問題
08/29 23:24, 18F
推
08/29 23:25, , 19F
比較器只要送到你要的結果(0,1)給你就好, 在甚麼區域工作跟
08/29 23:25, 19F
→
08/29 23:26, , 20F
本不重要
08/29 23:26, 20F
→
08/29 23:27, , 21F
可是我們老師說..latch-base的comparator...他有點類似
08/29 23:27, 21F
→
08/29 23:28, , 22F
放大器~~所以我想說...是不是要再sat
08/29 23:28, 22F
→
08/29 23:30, , 23F
要我注意gm值~~
08/29 23:30, 23F
推
08/30 00:05, , 24F
其實絕對電壓還是有影響的 只是差在精度
08/30 00:05, 24F
→
08/30 00:07, , 25F
如果要做得快又準 還要加上noise reduction電路
08/30 00:07, 25F
→
08/30 00:09, , 26F
至於工作區 我覺得還好啦@_@ 反正都會在 linear跑
08/30 00:09, 26F
推
08/30 07:54, , 27F
要怎麼樣準確的減vdd/2之後再減vdd/4啊?
08/30 07:54, 27F
推
08/30 11:05, , 28F
不用rail-to-rail,除非你要做single-ended架構
08/30 11:05, 28F
→
08/30 11:06, , 29F
看你的說法 應該是張老師的set-and-down架構吧
08/30 11:06, 29F
→
08/30 11:08, , 30F
操作區應該是沒那麼重要
08/30 11:08, 30F
→
08/30 12:39, , 31F
謝謝各位了~~那我自己在sizing看看好了~~所以電流源
08/30 12:39, 31F
→
08/30 12:39, , 32F
的操作區也不是那麼重要囉??
08/30 12:39, 32F
推
08/31 05:55, , 33F
paper看熟一點 他那裡有comparator的說明
08/31 05:55, 33F
→
08/31 05:56, , 34F
comparator是current-mode的操作
08/31 05:56, 34F
→
08/31 05:56, , 35F
他這個有特別提到要current-source在saturation
08/31 05:56, 35F
→
08/31 05:56, , 36F
原因是希望offset不隨輸入電壓改變而改變
08/31 05:56, 36F
→
08/31 05:57, , 37F
每一組輸入電壓看到的circuit condition相等
08/31 05:57, 37F
→
08/13 19:15, , 38F
他這個有特別提到要cu https://noxiv.com
08/13 19:15, 38F
→
09/17 23:09, , 39F
應該說1.8v pmo https://daxiv.com
09/17 23:09, 39F
‣ 更多 chenkaihsu 的文章
文章代碼(AID): #1EMubblS (Electronics)