[問題] 有關Mixed-signal(ADPLL),類比電路和數位電路合再一起的問
我做的電路(ADPLL)有一塊是類比電路,這個我們實驗室就有在做,所以整個flow都蠻清楚的
另外一塊電路想利用verilog來做合成,最後把數位的layout跟類比的layout合再一起
因為實驗室問不到人,所以想請教版上的前輩
類比電路和數位電路要跑close-loop模擬要怎麼跑
一般我們都是用Hspice跑netlist
好像有聽過有verilog-A語法 (跟verilog-AMS一樣嗎?)
可以加在hspice一起跑
還是有其他的軟體可以推薦給我,可以跑的模擬
再來還有一塊還不太清楚
要如何把數位的layout跟類比的layout合再一起
是利用什麼軟體,或是利用工作站哪個軟體
LVS會不會有問題
感謝各位前輩喔!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.36.1.175
推
07/29 00:01, , 1F
07/29 00:01, 1F
→
07/29 00:02, , 2F
07/29 00:02, 2F
推
07/29 00:40, , 3F
07/29 00:40, 3F
推
07/29 00:41, , 4F
07/29 00:41, 4F
推
07/29 00:43, , 5F
07/29 00:43, 5F
→
07/29 01:59, , 6F
07/29 01:59, 6F
→
07/29 10:12, , 7F
07/29 10:12, 7F
→
07/29 14:44, , 8F
07/29 14:44, 8F
推
07/29 17:08, , 9F
07/29 17:08, 9F
推
07/29 17:13, , 10F
07/29 17:13, 10F
→
07/29 21:37, , 11F
07/29 21:37, 11F
→
07/29 21:37, , 12F
07/29 21:37, 12F
推
07/29 22:11, , 13F
07/29 22:11, 13F
→
07/29 22:12, , 14F
07/29 22:12, 14F
→
07/29 22:14, , 15F
07/29 22:14, 15F
→
08/13 19:15, , 16F
08/13 19:15, 16F
→
09/17 23:09, , 17F
09/17 23:09, 17F