[問題] 請問現在IC製程上的能力問題(電阻精度)

看板Electronics作者 (此方不可長)時間14年前 (2011/05/07 23:28), 編輯推噓5(5推 0噓 7→)
留言12則, 5人參與, 最新討論串1/1
請問現在IC製程上, 內建的電阻精度大概可以到多高呢? 以不用 laser trimming 之類的手段來說的話。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 122.116.38.133
推
05/08 00:07, , 1F
標準 model 是+-15%，實際生產時大概可以在+-5%
05/08 00:07, 1F
推
05/08 01:02, , 2F
我們家designer是抓+-20% 視電阻使用情形 在高壓時
05/08 01:02, 2F
→
05/08 01:03, , 3F
有可能因大電流會希望有多一點cont 這樣值就要稍微高估
05/08 01:03, 3F
比想像中高很多@@ 那請教一下, 古早的 16bit NOS DAC 非 Delta-sigma 是怎麼做的? 那些不是要用到很精密的R-2R電阻網路嘛? 或是說誤差是整顆晶片誤差, 但晶片內的電阻互比, 誤差就很小? ※ 編輯: wahaha99 來自: 122.116.38.133 (05/08 01:12)
推
05/08 07:55, , 4F
calibrate可以digital trim 要多高有多高阿～
05/08 07:55, 4F
推
05/08 11:07, , 5F
這部分以我的概念, 就跟做REF的電阻時一樣,
05/08 11:07, 5F
→
05/08 11:08, , 6F
每個單位的R是相同的,所以採用的會是比值的方式
05/08 11:08, 6F
→
05/08 11:09, , 7F
這時重點反而會放在MATCHING消彌製程上的差異
05/08 11:09, 7F
→
05/08 11:10, , 8F
如果有不正確可能還要大家一起來討論討論
05/08 11:10, 8F
推
05/09 08:46, , 9F
晶片內相鄰電阻的誤差粉小 不過我也不知道多小
05/09 08:46, 9F
→
05/09 08:46, , 10F
+-15%通常是lot to lot
05/09 08:46, 10F
→
08/13 19:12, , 11F
晶片內相鄰電阻的誤差粉 https://noxiv.com
08/13 19:12, 11F
→
09/17 23:06, , 12F
如果有不正確可能還要大 https://daxiv.com
09/17 23:06, 12F
‣ 更多 wahaha99 的文章
文章代碼(AID): #1DnMKZE7 (Electronics)