Re: [問題] 資料bits數大於D/A bits該如何輸出

看板Electronics作者 (pazroach)時間15年前 (2011/01/18 21:28), 編輯推噓2(203)
留言5則, 3人參與, 最新討論串2/2 (看更多)
※ 引述《lovearmani (Go~Go~中華隊)》之銘言: : 之前的問題表示得不好,所以這次重新再請教版友。 : 我目前的工作主要是將衛星打下來的FM訊號(是類比訊號, 非FSK), : 經由A/D(8bits)轉換為數位信號,再由FPGA做延遲的動作, : 所以才想說請問板上的版友,是否知道有什麼方法可以解決, : 或者是根本不用使用加法器,而可以從其他地方下手,感謝熱心回答^^ 你在問數學問題啊 給定三個整數, 0 <= A <= 255, 0<=B<=255, 0<= C <= 255 請找出方式讓 C = A+B,不論 A與B的值是多少,又不會損失任何資訊。 答案是不可能。 不過呢,我覺得,如果我沒看錯你對電路需求的描述,是因為你設計電路 的方向走錯了。你只是要一個 buffer memory, 一個 controller, 一個 AD, 一個 DA,如此而已。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 1.160.129.174

01/18 21:47, , 1F
但是我需要送n筆資料,每筆資料長度是17us
01/18 21:47, 1F

01/18 21:47, , 2F
但延遲時間只有2.5us,這樣不會會重疊到嗎?
01/18 21:47, 2F

01/18 21:50, , 3F
應該就不能每筆每筆分開送吧?
01/18 21:50, 3F

01/18 22:37, , 4F
FIFO
01/18 22:37, 4F

01/20 12:40, , 5F
所以你需要設計暫存器
01/20 12:40, 5F
文章代碼(AID): #1DDPLioD (Electronics)
文章代碼(AID): #1DDPLioD (Electronics)