[問題] metastable

看板Electronics作者 (半年之後你會變怎樣)時間15年前 (2011/01/17 21:49), 編輯推噓2(205)
留言7則, 3人參與, 最新討論串1/2 (看更多)
請問暫存器在 metastable的狀態下 為什麼輸出準位可以不是 1也不是0 這是元件的什麼特性嗎? 那這種狀態會維持多久. 通常要解決這不同clock domain造成的問題 我怎麼知道需要幾個 destination 的 register 去把訊號在 sample 才不會發生這問題 因為之前被人問 為什麼只sample 一次就處理 為什麼不多幾次 我知道越多次 機率越低 但是不清楚為什麼 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 123.195.28.233

01/18 08:39, , 1F
metastable就是因為 組成register (flip flop)的電晶體
01/18 08:39, 1F

01/18 08:39, , 2F
其實是analog而不是digital 而input、clock也其實都是analog
01/18 08:39, 2F

01/18 08:40, , 3F
在register內部一些node的狀態還沒有穩定之前就toggle
01/18 08:40, 3F

01/18 08:40, , 4F
造成output會像是飄來飄去 直到下次settle
01/18 08:40, 4F

01/18 08:41, , 5F
一般對付control signal (低頻)大概就是兩個flip flop
01/18 08:41, 5F

01/18 21:14, , 6F
thx
01/18 21:14, 6F

01/18 23:02, , 7F
paper都有寫 這篇應該蠻好找的
01/18 23:02, 7F
文章代碼(AID): #1DD4Za_M (Electronics)
討論串 (同標題文章)
以下文章回應了本文
完整討論串 (本文為第 1 之 2 篇):
問題
2
7
文章代碼(AID): #1DD4Za_M (Electronics)