[問題] metastable
請問暫存器在 metastable的狀態下
為什麼輸出準位可以不是 1也不是0
這是元件的什麼特性嗎?
那這種狀態會維持多久.
通常要解決這不同clock domain造成的問題
我怎麼知道需要幾個 destination 的 register
去把訊號在 sample 才不會發生這問題
因為之前被人問 為什麼只sample 一次就處理
為什麼不多幾次
我知道越多次 機率越低 但是不清楚為什麼
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 123.195.28.233
推
01/18 08:39, , 1F
01/18 08:39, 1F
→
01/18 08:39, , 2F
01/18 08:39, 2F
→
01/18 08:40, , 3F
01/18 08:40, 3F
→
01/18 08:40, , 4F
01/18 08:40, 4F
→
01/18 08:41, , 5F
01/18 08:41, 5F
→
01/18 21:14, , 6F
01/18 21:14, 6F
推
01/18 23:02, , 7F
01/18 23:02, 7F
討論串 (同標題文章)