[問題] 關於CDR的電路
請教一下各位高手 因為最近project的需要 要開始做CDR
小弟查了許多資料~~ 只能說海裡撈針的感覺 @@ 我沒有做過相關電路的經驗
所以看了很多paper總覺得沒有幾篇兜得起來 我想是架構很多的關係~~
可以請有經驗的前輩指導一下嗎 我需要將個1Gp/s的串列信號解出clock出來
沒有clock reference的架構
我看了一些東西 可是只看得懂PLL based的架構
其他我也有看到DLL的 可是我不知道這其中有什麼差異 該用那一種
因為速度不快 我目前想要full rate的架構然後搭配hogge的相位偵測器
然後會有數位的鎖頻器 可是我也不太清楚要怎麼在loop filter上動手腳
可以同時控制鎖相跟鎖頻又不會打架 VCO的話是打算採用LC架構
可以請高手指導一下嗎 我有沒有想錯的東西或是用錯架構
或者那篇論文或paper可以參考 有比較詳細的參數設定 經典可實現的做法
任何有幫助的訊息都感謝您 謝謝了
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 111.251.213.24
推
07/08 01:50, , 1F
07/08 01:50, 1F
討論串 (同標題文章)
完整討論串 (本文為第 1 之 2 篇)：
問題
1
1