[情報] A SystemVerilog Editor - SVEditor
SystemVerilog引入了許多object orient的概念，
我個人覺得很多很實用。
但之前一直找不到好用的SystemVerilog editor，
當程式寫大時就會遇到麻煩。
例如：定義一個structure，如果它的members很多，
要記憶就很麻煩。如果有像許多C/C++ IDE能按個快速鍵就能
顯示所有members多方便。
後來找到一套免費的SystemVerilog editor - SVEditor[1]。
它是一個Eclipse[2] plugin，所以在使用它之前要有Eclipse。
可以去[2]下載Eclipse IDE for C/C++ Developers。
然後再去[1]下載
sveditor-0.2.0.jar (0.2.0 Release Archive)
解壓縮到Eclipse的安裝目錄就可以了。
SVEditor使用說明可以下載：
Getting Started with SVEditor v1.4.pdf
接著來試試SVEditor的Content Assist(類似C/C++ IDE的自動完成，
hotkey: Ctrl+Space)。
在Eclipse輸入以下code：
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
typedef struct packed {
logic [5:0] a;
logic [5:0] b;
} t;
module m;
t c;
c. // After typing "." character, invoking Content Assist by
// Ctrl+Space.
endmodule
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
這時我們會發現Content Assist會列出所有c的成員，
你只要選擇你要的成員就可以了，不必記有哪些成員。
不過現在的SVEditor還很陽春，如果c是個IO port，Content Assist就會失效XD
我已回報這個bug，期待新版能解決這個問題。
References:
[1] SVEditor, http://sveditor.sourceforge.net/
[2] Eclipse, http://www.eclipse.org/
--
信佛的人要知道：佛絕不會說謊。但請把握時光。
法滅盡經：
http://www.cbeta.org/result/normal/T12/0396_001.htm
共勉之。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.221.79
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 4 篇)：