[問題] Quartus II

看板Electronics作者 (nopicnic)時間16年前 (2010/03/11 00:59), 編輯推噓2(207)
留言9則, 3人參與, 最新討論串2/2 (看更多)
各位板友好,我是剛接觸verilog的新手.. 在家使用Quartus II這套軟體。 我照著書上寫了一個2-1的多工器mux2to1,又另外寫了一個4-1的多工器mux4to1, mux4to1其中有`include " mux2to1" 將這兩個.v檔放再同一個資料夾 但是compiler卻出現 Error (10228): Verilog HDL error at mux2to1.v(3): module "mux2to1" cannot be declared more than once 這樣的問題.. 我不知道我錯在哪裡,晚上找不到人問,已經卡好幾個小時了... 拜託各位大德幫助小弟我吧~~~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.39.171.64

03/11 02:33, , 1F
乍看像重複宣告,不同.v檔的module間我記得不用include
03/11 02:33, 1F

03/11 02:33, , 2F
直接用就可以了,只要synthesis時有列出檔案就可以
03/11 02:33, 2F

03/11 07:40, , 3F
嗯嗯~~我把include去掉就可以了,謝謝你~
03/11 07:40, 3F

03/11 07:41, , 4F
恩..所以在這個環境下可以不打include(我是這樣理解的..)
03/11 07:41, 4F

03/11 11:12, , 5F
印象是 如果有匯入同一個專案的話 可以不用打include
03/11 11:12, 5F

03/11 11:12, , 6F
或是在同一個資料夾!~~
03/11 11:12, 6F

03/11 11:13, , 7F
如果不再同一個資料夾 也不在同一著專案內的話!~
03/11 11:13, 7F

03/11 11:13, , 8F
是不是要include就要測試看看了~~
03/11 11:13, 8F

03/11 21:51, , 9F
謝謝~~
03/11 21:51, 9F
文章代碼(AID): #1Bby_rX4 (Electronics)
討論串 (同標題文章)
文章代碼(AID): #1Bby_rX4 (Electronics)