[問題] PN-junction的esd設計

看板Electronics作者gyamwoo (願神賜福給台灣)時間16年前 (2009/11/06 18:04)推噓2(2推 0噓 3→)

留言5則, 3人參與討論串1/4 (看更多)

各位好。我在課本上看過這樣的esd電路 http://img686.imageshack.us/img686/3938/diodeesd.png

LAYOUT大致是這樣畫的 http://img190.imageshack.us/img190/17/diodeesdlayout.png

其中那兩個diode是用p型和n型guard ring做的。我現在有個問題，這個PN JUNCTION要多大的面積才有ESD的效果還有PN JUNCTION 在 tsmc0.18UM CMOS的製程下。其接面特性如何？例如接導通電位，歐姆接面阻抗，逆偏崩潰電位電流等等，完全沒有概念。還是說使用LVS認得到的DIODE去做這個ESD呢？ -- │"╭═══╮╔╮╔═╮╭═══╮╔═╮╭╗╔═╗ ╔╗╭═══╮╭═══╮"│ │"║ ╝║║║ ║║ ║║ ╭╯║║ ║╭╗║║ ╭╮║║ ╭╮║"│ │"║ ╔═╗║╰╝ ║║ ☆ ║║ ║║║║ ║║║║║ ║║║║ ║║║"│ │"║ ╚═║╰╗　╔╝║ ╔╗║║ ╰╝║║ ║║║║║ ╰╯║║ ╰╯║"│ │"╰═══╯ ╚═╝ ╚═╝╚╝╚═╝╚╝╰═╩╯╯╯╰═══╯╰═══╯"│ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.115.71.171

推

jacobliu

11/07 00:33, , 1^F

11/07 00:33, 1^F

推

pow

11/07 07:20, , 2^F

11/07 07:20, 2^F

→

pow

11/07 07:20, , 3^F

11/07 07:20, 3^F