Re: [問題] 請問LAYOUT中DUMMY CELL的接法
※ 引述《wwwok (勇敢的堅持下去)》之銘言：
: 請問一下版上的各位大大
: 我想在LAYOUT中放置一些DUMMY保持電路的對稱性
: 那麼這些DUMMY的接腳可以浮接嗎?
: 例如我想放置DUMMY MOS好了
: 那他的D G S腳要接到哪去呢?
: 我看有些好像會接到最高電壓或是最低電壓
: 請問有一定的準則或是要特別注意的嗎？
: 謝謝各位^^
如果只是為了電路中的對稱性(或是為減少製程變動，造成元件的mismatch)
好比運算放大器(OP-amp)中的PMOS與NMOS組合而成的差動對(differential pair)。
你會在這幾顆MOS兩旁，左右各放一顆dummy NMOS/PMOS。
這些dummy device不建議你讓它們的電位是浮動的(floating)，因為你無法預料這些
dummy device在製作過程中，會不會短路的情況發生，造成漏電流(leakage current)。
當然啦，你若要他們四隻腳空接也是可以，但要嘛就全部，不要某幾根接電位，
而DRC應該會捉出這些MOS電位floating的訊息才對。
NMOS你就全部接Gnd,PMOS就接Vcc，當然，你也可以將這些dummy device當成option來用
作為增加電晶體數目的用途。
若是0.35um以上的製程，基本上是可以不用放，比減少空間，0.18um, 0.13um可能就要
視情況考慮。0.09um以下若不放，除了mismatch之外，LOD與WPE將會主宰該元件的特性
--
在臺灣，何謂R&D工程師?
1.Reverse and Decap :IC反相工程，去膠，打開封裝，拍照，複製電路佈局。
2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。
3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話!
4.Relax and Delay :太過於輕鬆(Relax)，那麼就會Random Death (隨時陣亡)
但是外派到大陸的臺彎郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.64.148.110
推
10/23 11:38, , 1F
10/23 11:38, 1F
推
10/23 13:27, , 2F
10/23 13:27, 2F
→
10/23 13:28, , 3F
10/23 13:28, 3F
→
10/23 13:28, , 4F
10/23 13:28, 4F
→
10/23 13:29, , 5F
10/23 13:29, 5F
推
10/23 13:54, , 6F
10/23 13:54, 6F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：