[問題] 請問製程參數對於電路的影響

看板Electronics作者 (勇敢的堅持下去)時間16年前 (2009/10/20 13:53), 編輯推噓1(1推 0噓 14→)
留言15則, 3人參與, 7年前最新討論串1/2 (看更多)
想請問大家一下 在做電路模擬的時候 會只跑一個CORNER嗎 例如某T社提供的製程 包含了TT、FF、SS、FS、SF 我發現我電路在某些CORNER會出現電晶體不在想要的區域內 這樣是我電路設計上的問題嗎？ 那問題會是出在電路的哪裡呢？ 應該怎麼樣避免出現在不同區域內的電晶體差異呢？ 多謝各位了 -- 只有在被愛的時候 才會發現自己是多麼的重要 只有在愛一個人的時候 才會發現原來可以這麼在乎一個人 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.124.32.131
推
10/20 15:43, , 1F
不能只跑一個Corner... 至少要跑3~5
10/20 15:43, 1F
→
10/20 15:44, , 2F
然後電晶體不在想要區間是因為製程飄移，但是
10/20 15:44, 2F
→
10/20 15:44, , 3F
就電路設計上，你必須修改你的電路來降低製程飄移的影響。
10/20 15:44, 3F
→
10/20 15:45, , 4F
(因為就統計學來看 不可能做100個電晶體的特性都一模一樣)
10/20 15:45, 4F
→
10/20 15:46, , 5F
總是有些會在偏差外，至於要怎麼改可以多問看看 每個人方
10/20 15:46, 5F
→
10/20 15:46, , 6F
法不太一樣...
10/20 15:46, 6F
→
10/20 16:21, , 7F
恩恩 這樣說好了 W與L的值大小對於製程飄移會有影響嗎？
10/20 16:21, 7F
→
10/20 16:21, , 8F
例如說：會不會使W與L的直接近一點受漂移的影響會降低?
10/20 16:21, 8F
→
10/20 16:22, , 9F
或是說使得VDS>VDSAT至少200mV等等的
10/20 16:22, 9F
→
10/20 16:23, , 10F
這些方法有沒有哪本書有特別詳述或是介紹的呢？
10/20 16:23, 10F
→
10/20 16:23, , 11F
畢竟連模擬都不行 LAYOUT在畫下去不就更慘了
10/20 16:23, 11F
→
08/13 18:50, , 12F
不能只跑一個Corne https://noxiv.com
08/13 18:50, 12F
→
09/17 22:45, , 13F
//noxiv.com https://daxiv.com
09/17 22:45, 13F
→
11/11 15:29, , 14F
這些方法有沒有哪本書有 https://daxiv.com
11/11 15:29, 14F
→
01/04 22:03, 7年前 , 15F
不能只跑一個Corne https://daxiv.com
01/04 22:03, 15F
‣ 更多 wwwok 的文章
文章代碼(AID): #1AtL1eba (Electronics)
‣ 更多 wwwok 的文章
文章代碼(AID): #1AtL1eba (Electronics)