Re: [問題] 關於製程的問題
※ 引述《wwwok (勇敢的堅持下去)》之銘言：
: 希望這個問題不要太蠢
: 想請問一下板上各位大大
: 以TSMC所提供的製程來說
: 0.35和0.18兩者差在哪裡?
: 當然 在相同的面積0.18可以做下更多的電晶體
: 我比較想要知道 這對電路來說 有啥比較大著助益嗎
: 例如設計放大器好了 更小的製程會使op獲得更高的增益或是相位嗎？
: 那假設我在0.35和0.18的製程底下都採用相同的W/L去設計op
: 這樣做出來的op會有差別嗎？
: 謝謝各位囉~~
0.35um與0.18um真的有差別是在於邏輯產品的部份，雖然成本增加，但因良率提升
所賺得到錢是遠大於成本。
類比部份，由於尺寸縮小，PMOS與NMOS的gm,Idsat與Vth可能會有變化，
在設計時，更要注意W/L的選用，不建議用跟0.35um一樣的長寬。
另外，op內部的那幾顆電晶體更需要注意matching的問題。
0.35um的製程或許不用考慮，但0.18um最好留心一下，
1.周圍加一下dummy電晶體，避免因製程因素讓特性(performance)變差。
2.layout在畫的時候，MOS不要太靠近well，以免有WPE(well proximity effect)效應，
也要注意一下LOD(length of diffusion)
其他電容或電阻的部份，阻值與容值最好重新計算過一遍，會比較保險。
power bus也是一樣不要隨便拉一拉，該粗的地方就不要細，該打contact/VIA的部份
就不要省。
--
對流血一週仍然不死的生物千萬不能大意……。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.64.148.89
推
04/30 05:07, , 1F
04/30 05:07, 1F
推
04/30 06:03, , 2F
04/30 06:03, 2F
推
04/30 06:06, , 3F
04/30 06:06, 3F
推
04/30 06:07, , 4F
04/30 06:07, 4F
推
04/30 08:15, , 5F
04/30 08:15, 5F
推
04/30 10:44, , 6F
04/30 10:44, 6F
討論串 (同標題文章)