Re: [問題] 請問關於Sigma Delta DAC

看板Electronics作者 (知福..惜福..)時間17年前 (2009/03/13 10:39), 編輯推噓1(101)
留言2則, 1人參與, 最新討論串2/3 (看更多)
※ 引述《jsp0520 (乾癟的海豹)》之銘言: : 最近再看Rudy 的 AD / DA 第8章 : 想請問板上的前輩 : 為什麼 noise shaper 在設計成3階以上時 : 後面的DA用1-bit 時需考慮穩定度的問題 : 或是說 : 請問後面DAC的resolution 跟穩定度有甚麼關係呢 使用1-bit的quantizer很容易造成overload的現象 因為只有兩個quantization level 因此quantization noise通常比較大 而一個sigma-delta要穩定 很重要的一點就是盡量避免quantizer出現overload 因為這表示quantizer操作不正常 它等效的gain受到影響 也影響了整個系統的stability 當階數高的時候 overload現象會更嚴重 因為quantizer是non-linear的 quantization noise經過direct path多次累加器的累加 很容易造成quantizer的input的訊號過大 所以overload就發生了 sigma delta要談論stability 目前並沒有一系統的方法 有些是類似經驗 我可以把現象講出來 但是我無法預測 什麼情況下這現象會出現 三階 1-bit quantizer 的 sigma delta 只要把noise transfer function的高頻的gain壓低 一樣是會穩定 給你參考 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.206.102 ※ 編輯: Mauder 來自: 140.114.206.102 (03/13 10:47)

03/14 18:53, , 1F
謝謝前輩的分享 不知道能不能順便請教limit cycle的問題
03/14 18:53, 1F

03/14 18:54, , 2F
為什麼出現limit cycle時 相同的data會週期性出現呢
03/14 18:54, 2F
文章代碼(AID): #19kSTxZ3 (Electronics)
文章代碼(AID): #19kSTxZ3 (Electronics)