[問題] digital PWM
請問各位大大，要利用pwm去實現class d amplifier，
目前的架構為：
digital input->predistortion->noise shaping->upwm->power stage。
目前遇到的問題是在predistortion時，我已經利用某種algorithm算出
npwm的duty cycle(td)的時間，我再利用數學式去算出td的amplitude(x(td))，
取代原本sample time的值x1，再將predistortion的訊號輸入noise sahping去
降bit數，再經過upwm，目前算出的output的thd+N只有50dB左右，但paper上都
有90左右，而且我利用不同的algorithm算出來的值都差不多。(應該不一樣)
目前我的結論是因為我利用不同algorithm找到接近npwm的那點值(x(td))
都被quantizer成同一個點，所以才會產生相同的output讓output的thd+n都差不多。
我是不是有什麼地方搞錯了才會讓output的thd+n只有50dB呢？
麻煩各位大大幫忙一下。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.28.194
※ baoerking:轉錄至看板 comm_and_RF 03/08 14:33
→
03/09 18:14, , 1F
03/09 18:14, 1F
→
03/09 19:57, , 2F
03/09 19:57, 2F