Re: [問題] 請教buck 電路中 synchronous 與 async …

看板Electronics作者yourhusband (悶)時間15年前 (2009/01/26 15:01)推噓5(5推 0噓 3→)

留言8則, 4人參與討論串3/3 (看更多)

※ 引述《htbroken (htbroken)》之銘言： : ※ 引述《yourhusband (悶)》之銘言： : : 基本上synchronous這個詞在這邊的意思是代表同步整流 : : 也就是你文章內所說的將diode換成power mos : : 利用mos去取代Diode的功能，降低損失 : 那再請教一下為何當 light load 時我們又會 : 將此 low side power mos turn off , : 這時切換成 diode mode 反而可以降低損耗 ?? : 這與 pulse skipping mode 有何差異呢 ? : PFM 為何有損耗較低, voltage ripple 大的特性 ? : 剛入門,問題有點多,大大是否有推薦的書籍資料或網站可供參考 ~ : 感激首先我先說明一下我自己本身也不是專業人士，也只是個學生所以有上網search一下資料，說的不正確的話請專業人士指正。當light load的時候，主要的損耗已經由導通損失(之前已Rds取代Vdiode)轉為切換損除了飛輪二極體or取代的power mos的損失之外，原本Buck的設計如果是以diode來做飛輪應該會有DCM的情況發生，也就是電感電流為0，二極體自然截止。電桿跨壓為0。若在light load(DCM條件)下並沒有關閉low side power mos的話，會提供電桿電流路徑將電感電流由0繼續遞減，也就是電感電流為負。這種情況不僅增加無謂的倒通損失以及開關切換損失並且在磁性元件上面增加更多損耗(V*T增加) 所以在light load是可以考慮將mos 關閉。在本實驗室實驗下這個控制模式確實有省電的功能。 pulse skipping mode顧名思義是遮蔽一些pulse，其實跟burst mode有點類似大致上的概念都是當你輸出附載輕的時候，減少一些傳遞能量的動作。這種作法不僅減少IC對於輸出pulse的負擔，也同時也可以讓pulse的duty大一些。同樣具有讓Buck轉換器效率提高的優點。另外PFM我不確定是否你指的是變動頻率調變。如果是的話，跟上述的兩種方式其實用意是一樣的。當然為何voltage ripple會比較大，這是很好理解的。由輸出的LC Filter來講，當初設計假設是以正常切換頻率100kHz來設計。那當你使用了上述的方式來追求效率的同時，同樣的你的切換頻率整體來講是減少的。這樣ripple直觀上一定會比較大。另一個看法就是，輸出回授的問題。當附載輕的時候回授並不好拉。另外也要考慮如果附載突然變動，要將轉換器由省電模式恢復成正常模式。電壓被下拉的ripple一定很大。上網隨手search了一下， http://www.google.com/search?q=pulse+skipping+mode&ie=utf-8&oe=utf-8& 連結第一篇由崇貿科技公司以及台大陳秋麟教授提供的參考技術文件裡面寫的非常詳細，有興趣可以閱讀。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 59.112.218.160 ※ 編輯: yourhusband 來自: 59.112.218.160 (01/26 15:03) ※ 編輯: yourhusband 來自: 59.112.218.160 (01/26 15:04)

推

crazysky0106

01/27 15:14, , 1^F

01/27 15:14, 1^F

推

jackygg

01/29 19:40, , 2^F

01/29 19:40, 2^F

→

jackygg

01/29 19:42, , 3^F

01/29 19:42, 3^F