Re: [問題] 除了pipeline 還可以怎麼加快HDL合成電 …
※ 引述《Vampirespit (Vampirespit)》之銘言：
: 想請問各位編寫HDL的高手
: 除了pipeline
: 還可以用什麼方式加快HDL合成電路的clk(執行速度)?
: 給我一個方向吧 感恩^___^
建議你可以去看Rabaey寫的那本數位電路的書
基本上
複雜的邏輯，如果「堅持」要在一個clock以內完成
你必須衡量要把他切成幾塊
比如說
OR(A,B,C,D)不見得快
NAND( NAND(A,B),NAND(C,D) ) PS.我不確定我有沒有轉換錯XD
這樣反而可能快一點
PS2.根據書上歸納，NAND NOR這類的似乎盡量在4/3個INPUT以內......
PS3.這台好貴～我到現在還是下不了手
--
╭ █◣◢█ ╮ ╭ ███◣╮ ╭═══╮ ╭═════╮ ╭═════╮
║ ████ ╰══╯ █ ◥█╰══╯◢ ☆ ╰═╯ ◢▌ ◢╰══╯ ║
║ ████ ◢◢◣ █◣ █ ◢█◣ █ ◢ ◢█◣ ██◣ █ ◢█◣ ╴ ║
˙ █◥◤█ █◤ ███◤ █◢◤ █ █ █◢█ █▌█ █ █◢◤☆ ￣ρ▄ ║
║ ◥ ◤ █ ● █◥█◣ ◥█◤ █ ◤ ◥◤◥ ◥█◤ █ ◥█◤ ╰〈╭▄﹀║
╰New York Yankees═ ◤ ════ #40 ◤ Chien-Ming Wang═◤═══ψTheAnswer3╯
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.116.95.114
→
07/19 19:48, , 1F
07/19 19:48, 1F
→
07/19 19:49, , 2F
07/19 19:49, 2F
→
07/19 20:35, , 3F
07/19 20:35, 3F
→
07/19 20:36, , 4F
07/19 20:36, 4F
→
07/19 20:36, , 5F
07/19 20:36, 5F
推
07/20 04:33, , 6F
07/20 04:33, 6F
→
07/20 11:06, , 7F
07/20 11:06, 7F
推
07/20 13:19, , 8F
07/20 13:19, 8F
→
07/20 13:20, , 9F
07/20 13:20, 9F
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 3 篇)：