[問題]spice模擬差動放大器

看板Electronics作者 (狂鬼)時間17年前 (2008/05/14 22:45), 編輯推噓0(0推 0噓 0→)
留言0則, 0人參與, 最新討論串1/3 (看更多)
diffop .protect .lib 'C:\mm0355v.l' tt .unprotect VSS vs 0 -1.5 VDD vd 0 1.5 M1 1 3 2 vs nch w=10u L=2u M2 5 4 2 vs nch w=10u L=2u M3 2 7 vs vs nch w=100u L=2u *M3當作差動的電流源* R1 vd 1 270k R2 vd 5 270k VG3 7 0 -0.95v *M3偏壓固定* vi1 3 0 dc x vi2 4 0 dc y .op .param x=0 y=‘-x‘ *互補式差模 兩端輸入差負號* .dc x -1 1 0.1v .plot i(m1) i(m2) .plot v(3,2) v(4,2) .probe i(m3) .end 我是一次跑五個電壓(VGS1、VGS2、Vo1、Vo2、VD3)來看 M3的Drain電壓(即M1.M2的source電壓)會被Vo1跟Vo2壓制住 在電阻為270k時 共模時VD3相對"最大" 但是電阻調降為150k時 共模時VD3相對"最小" 有大大知道原因嗎? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 125.224.132.174
‣ 更多 telesky 的文章
文章代碼(AID): #18AliTmL (Electronics)
‣ 更多 telesky 的文章
文章代碼(AID): #18AliTmL (Electronics)