Re: [請益] 有關跑OP模擬的一些問題....
※ 引述《windyddd (ddd)》之銘言：
: ※ 引述《CCMAKE (NNNN)》之銘言：
: : 請教各位大大
: : 小弟在跑OP的模擬的時候有一些疑問
: : 甚是困惑
: : 不知道有沒有大大可以幫小弟開釋一下
: : 1.http://0rz.tw/1340k
: : 我們如果要跑單純的一個OP
: : 會是直接畫像這樣的電路圖
: : 然後用spice給Vin的電壓
: : 之後去量output的電壓
: : 再跟Vin相比之後得到A的db值嗎??
: : 在設計一個OP的時候
: : 大家會去跑像這樣的電路嗎??
: : 跑出來的A(db)是不是只能看出這個OP的gain跟頻寬呢??
: : 還有沒有甚麼其他的用途??
: : 另外在給Vin的時候,我看到書上的spice檔是寫
: : Vin a點 b點 dc 1 ac 1
: : 這樣的意思是他給幾伏的ac訊號呢??
: : 如果是1v的話,那放大器不是會飽和掉嗎??
: : 怎麼可以求出Vout的值呢??
: : 2.http://0rz.tw/9040H
: : 這張圖他把電路加上一個很大的R跟C之後負回授
: : 我不太了解他為什麼要這樣子接??
: : 這樣子的量測跟上面的open-loop有甚麼不一樣呢??
: : 3.http://0rz.tw/5040G
: : 假設現在有一個這樣的系統
: : 原先沒有大R跟大C的負回授系統
: : 我們為了要檢查這個系統的穩定度
: : 所以會去跑頻率響應
: : 這個意思是我們要去看A(Beta)的大小跟相位嗎??
: : 書上的做法是在負回授的點上加入大R跟大C
: : 然後看V-端跟Vin的比值
: : 他這樣子的求法還算是open-loop嗎??
: : 還是算是close-loop??
: : 這樣子求出來的比值是A(Beta)嗎??
: : 假設有這樣子的系統
: : 各位大大還會去跑單一OP的特性嗎??(gain的頻率響應)
: : 還是直接看這個系統的穩定度呢??
: : 問題很多又很亂
: : 不知道有沒有大大知道我在問甚麼
: : 可以給小弟一點指點
: : 在此先謝過~~^^
: 1st.因為是"small signal analysis", small signal analysis
: 必須建立在correct dc bias,
: 2nd.建立correct dc bias,這樣dc bias不會跑掉,你做的.AC才會
: 正確
3rd. Aopen_loop,因為fedback broken
OP amp要看的太多了,不過基本就是要dc bias對,有gain, phase margin
夠,然後跑.tran.......
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 70.43.148.180
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 3 之 4 篇)：