Re: [問題] FPGA + DAC 的問題~??
今天心情蠻好的，無料解答喔～
: 不好意思~
: 我想請問幾個問題
: 像Xilinx FPGA
: ( http://0rz.tw/193QX )
: i/o有提到
: 分成selectI/O和differentialI/O
: 是說~
: 因為我現在要用FPGA外接一顆DAC作光學實驗
你做什麼實驗要用到 LVDS DAC?
希望你有足夠的經驗解決系統問題。
: 若我選用的DAC傳送介面是LVDS或是RSDS這類~
: 那fpga它速度上就要看differential i/o這一項嗎??
: 因為高速的DAC介面大多是LVDS
yes, 請注意一下，differential io數量是singled end io數量的一半
這樣你懂了嗎？xilinx的io是兩個pad一組，可以做兩個singled ended,
也可以做一個paired, 也就是differential
: ==============================================
: 像這一顆(AD9734)
: http://www.analog.com/en/prod/0,,AD9734,00.html
: 他介面寫說用LVDS
: 但又寫著
: Double data rate (DDR) LVDS data receivers support
: themaximum conversion rate of 1200 MSPS.
: 我搞不太清楚 = =?
: ==============================================
請查一下 LVDS的全名，你就知道 LVDS跟 DDR是指不同的事情，也可以
做在同一個信號規格裡的。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.160.65.163
推
03/30 20:33, , 1F
03/30 20:33, 1F
→
03/30 20:35, , 2F
03/30 20:35, 2F
→
03/30 20:36, , 3F
03/30 20:36, 3F
推
03/30 20:39, , 4F
03/30 20:39, 4F
→
03/30 20:40, , 5F
03/30 20:40, 5F
→
03/31 09:12, , 6F
03/31 09:12, 6F
→
03/31 09:13, , 7F
03/31 09:13, 7F
推
03/31 10:33, , 8F
03/31 10:33, 8F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：